SU646443A1 - Decimal counter - Google Patents

Description

(54) ДЕСЯТИЧНЫЙ СЧЕТЧИК(54) DECIMAL COUNTER

Изобретение относитс  к дискрет,но автоматике и вычислительной технике может найти применение в устройствах дл  подсчета импульсов и делени  частоты.. Известен дес тичный.счетчик, содержащий четыре разр да, тактовые входы трех разр дов соединены со входом дес тичного счетчика EI Недостаток этого счетчика - невоз можность одновременного делени  частоты входных импульсов на 2,5 иЮ. Известен счетчик, содержащий четыре разр да, тактовые входы которых соединены со входсгм счетчика, а выход третьего разр да соединен с первьми .входами J и К четвертого разр да .2J. Недостаток этого счетчика - невоз можность одновременно с коэффициенто делени  на два и дес ть получать коэффициент делени  входной частоты на п ть, т.е. малое число коэффициен тов делени . , Цель изобретени  - получение - коэффициента делени  на п ть, т.е. увеличение, числа коэффициентов делени .Поставленна  цель достигаетс  тем что в дес тичный счетчик,содержащий четыре разр да, тактовые входы которых соединены с входом счетчика, .а выходтретьего разр даСоединен .с первыми входами J и К четвертого разр да, дополнительно йведены два логических элемента, первые входы первых групп входов по И которых соедйнены с пр мым выходом третьего разр да, инверсный выход которого соединен с первыми вхЬдами вторых rpSnn входов по И логических элементов , вторые входы первой и второй групп входов по И первого логического элемента соединены соответственно с пр мым и инверсным выходами первого разр да, а выход первого логического элемента соединен с первьпии входами J..и К второго и третьего разр дов и вторыми входами J и J четвертого разр да, вторые входы первой и второй групп входов по И второго логического элемента соединены соответственно с пр мым и инверсным выходами второго разр да, а выход второго логического элемента соединен с вторым и третьими входами J и К соответственно третьего и четвертого разр дов. Структурна  схема дес тичного счетчика показана на чертеже. The invention relates to sampling, but automation and computing can be used in devices for counting pulses and frequency division. A decimal counter is known that contains four bits, the clock inputs of three bits are connected to the input of a decimal counter EI The disadvantage of this counter is the impossibility of simultaneously dividing the frequency of the input pulses by 2.5 ° C. A counter is known that contains four bits, the clock inputs of which are connected to the input of the counter, and the third bit output is connected to the first J and K inputs of the fourth bit .2J. The disadvantage of this counter is the impossibility of simultaneously dividing by two and ten to get the division factor of the input frequency into five, i.e. a small number of division factors. The purpose of the invention is to obtain a division factor by five, i.e. increase in the number of coefficients of division. The goal is achieved by the fact that the decimal counter, containing four bits, the clock inputs of which are connected to the counter input, has two logical elements outputted from the third bit and the fourth bit. , the first inputs of the first groups of inputs on And which are connected to the direct output of the third bit, the inverse output of which is connected to the first inputs of the second rpSnn inputs on And logic elements, the second inputs of the first and second groups of inputs on And first the logical element is connected to the direct and inverse outputs of the first bit, respectively, and the output of the first logic element is connected to the first inputs J .. and K to the second and third bits and the second inputs J and J of the fourth bit, the second inputs of the first and second groups the inputs on AND of the second logic element are connected respectively to the direct and inverse outputs of the second bit, and the output of the second logic element is connected to the second and third inputs J and K, respectively, of the third and fourth bits. The block diagram of the decimal counter is shown in the drawing.

Дес тичный счетчик содержит разр ды 1-4, тактовые входа которых соединены со входом 5 счётчика и логические элементы 6 и 7. Выход третьего разр да соединен с первыми входаш1 J и К четвертогоj первые входы первых входов по И логических элементов б и 7 соединены с пр мым выходом четвертого разр да: инверсный выход которого соединен с первыми входами вторых групп входов по И логических элементов 6 и 7. Вторые входы первой и второй групп входов . по И логического элемента 6 сдедйнёны соответственно с пр мым и инверсным выходами четвертогоразр да,а выход логического элемента 6 соединен с первыми входами Jи К второго и третьКак следует из таблицы, по выходам логических элементов 6 и 7 и третьего и четвертого разр дов происходит пере.счет на дес ть.The decimal counter contains bits 1-4, the clock inputs of which are connected to the input 5 of the counter and logic elements 6 and 7. The output of the third bit is connected to the first inputs 1 J and K of the fourth j the first inputs of the first inputs of the logic elements B and 7 are connected to direct output of the fourth bit: the inverse output of which is connected to the first inputs of the second groups of inputs by Logical Elements 6 and 7. The second inputs of the first and second groups of inputs. The logic element 6 is connected to the direct and inverse outputs of the fourth bit, respectively, and the output of the logic element 6 is connected to the first inputs J and K of the second and third As follows from the table, the outputs of the logic elements 6 and 7 and the third and fourth bits occur before the input. score on ten.

По выходам логических элементов б и 7 и выходу третьегоразр да происходит пересчет на п ть, а по выходу первого разр да - пересчет на два, так как на вуод этого разр да подаютс  только сметные импульсы со входа счетчика.. The outputs of the logic elements b and 7 and the output of the third order are recalculated into five, and the output of the first discharge is recalculated into two, since only estimated impulses from the input of the counter are fed to the woode of this discharge ..

Claims (2)

Формула изобретени Invention Formula Дес тичный счетчик, содержащий четыре разр да, тактовые входы коего разр дов, и вторыми входами J и К четвертого разр да. Вторые, входы первой и второй групп входов по И логического элемента 7 соединены соответственно с пр мым и инверсным выходами второго разр да, а выход логического элемента 6 соединен с вторыми и третьими входами J и К соответственно третьего и четвертого разр дов .A decimal counter containing four bits, the clock inputs of which bits, and the second inputs J and K of the fourth bit. The second, the inputs of the first and second groups of inputs of the logic element 7 are connected respectively to the direct and inverse outputs of the second bit, and the output of the logic element 6 is connected to the second and third inputs J and K of the third and fourth bits, respectively. Логические элементы 6 и 7 реализуют функцию.объединени  дл  групп входов по И этих элементов. : Дес тичный счетчик работает следующим образом. , .Logic elements 6 and 7 implement the function. Join for groups of inputs on AND of these elements. A: The decimal counter works as follows. , Входные импульсы подают на вход 5. Дес тичный счетчик переключаетс  в соответствии с таблицей.Input pulses are applied to input 5. The decimal counter is switched according to the table. ТаблицаTable торых соединены, со входом счетчика, а выход третьего разр да соединен с первыми входами J и К четвертого разр да, отличающийс  тем, что, с целью увеличени  числа коэффициентов делени , в него дополнительно введены два логических элемента, первые входы первых групп входов по И которых соединены с пр мым выходом третьего разр да, инверсный выход которого соединен с первыми входами вторых групп входов по И логических элементов, вторые входы йервой и йторой групп входов по. И первого логического элемента соединены соответственно с пр мым и инверсным выходами первого разр да, а выход первого логического элемента соединен с первыми входами J и К второго и третьего разр дов и вторыми входами J и К четвертого разр да, вторые входы первой и второй групп входов по И второго логического элемента соединены соответственно с пр  мым и инверсным выходами второго раз р да, а выход второго логического элемента соединен с вторыми и третьими входами J и к соответственно третьего и четвертого разр дов. Источники информации, прин тые во внимание при экспертизе 1. Патент ЧССР № 122065, 21 а 36-22, 1965. connected to the input of the counter, and the output of the third discharge is connected to the first inputs J and K of the fourth discharge, characterized in that, in order to increase the number of division factors, two logical elements are added to it, the first inputs of the first groups of inputs are And which are connected to the direct output of the third bit, the inverse output of which is connected to the first inputs of the second groups of inputs by logical elements, the second inputs of the nerve and the second groups of inputs by. And the first logic element is connected respectively to the direct and inverse outputs of the first bit, and the output of the first logic element is connected to the first inputs J and K of the second and third bits and the second inputs J and K of the fourth bit, the second inputs of the first and second groups of inputs and the second logic element is connected respectively to the direct and inverse outputs a second time in a row, and the output of the second logic element is connected to the second and third inputs J and k, respectively, of the third and fourth bits. Sources of information taken into account during the examination 1. Patent Czechoslovakia No. 122065, 21 a 36-22, 1965. 2. Гутников B.C. Интегральна  электроника в измерител1 ных приборах. Л., 1974, с. 84, рис. Энерги  41 в.2. Gutnikov B.C. Integrated electronics in measuring devices. L., 1974, p. 84, fig. Energy 41 in.