SU622081A1 - Arrangement for dividing pulse-frequency trains - Google Patents
Arrangement for dividing pulse-frequency trainsInfo
- Publication number
- SU622081A1 SU622081A1 SU772466329A SU2466329A SU622081A1 SU 622081 A1 SU622081 A1 SU 622081A1 SU 772466329 A SU772466329 A SU 772466329A SU 2466329 A SU2466329 A SU 2466329A SU 622081 A1 SU622081 A1 SU 622081A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- arrangement
- trigger
- output
- frequency
- signals
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
1one
Изобретение относитс к области вычислительной техники.This invention relates to the field of computing.
Известно частотно-импульсное делительное устройство, содержащее два делител частоты и ключевую схему, управл емую выходным сигналом стробирующего триггера ,1. Недостатком устройства вл етс низка точность выполнени операции.A pulse-frequency divider is known, which contains two frequency dividers and a key circuit controlled by the output signal of a gate trigger, 1. The disadvantage of the device is the low accuracy of the operation.
Наиболее близким к изобретению вл етс устройство дл делени частотно-импульсных последовательностей, содержащее блок выделени посто нной составл ющей, выход которого подключен к выходу устройства , первый делитель частоты, вход которого через элемент И подключен к первой информационной шине, второй делитель частоты , вход которого подключен ко второй нпформациопной щине, при этом выходы делителей частоты подключены ко входам первого триггера, выход которого подключен ко второму входу элемента И . Недостатком устройства также вл етс низка точность выполпени операции.The closest to the invention is a device for dividing pulse frequency sequences, comprising a DC allocation unit, the output of which is connected to the output of the device, the first frequency divider, whose input is connected to the first data bus through the AND element, the second frequency divider connected to the second informational bus, while the outputs of the frequency dividers are connected to the inputs of the first trigger, the output of which is connected to the second input of the And element. The disadvantage of the device is also low accuracy of the operation.
Целью изобретени вл етс повыщение точности делени . Это достигаетс тем, что устройство содержит второй триггер, первый вход которого подключен к выходу первого элемента И, второй вход - к выходу первого триггера, а выход ко входу блока выделени посто нной составл ющей. The aim of the invention is to increase the accuracy of division. This is achieved by the fact that the device contains a second trigger, the first input of which is connected to the output of the first element I, the second input to the output of the first trigger, and the output to the input of the selection block of the constant component.
На фиг. 1 представлена структурна схема предлагаемого устройства; на фиг. 2 - временные диаграммы. Устройство содержит последовательно включенные элементы И 1, первый делитель частоты 2 с коэффициентом делени /Сь триггеры 3 и 4, блок 5 выделени посто нной составл ющей и второй делитель частоты 6 с коэффициентом делени KzСигналы частотно-импульсной информации Fi(t) и (0 непрерывно поступают на входы делителей 2 и 6 соответственно, причем информаци Fi(t) цоступает через элемент И 1, управл емый выходными сигналами триггера 3. На входе триггера 3 по вл ютс сигналы fа и в виде короткихFIG. 1 shows a block diagram of the proposed device; in fig. 2 - time diagrams. The device contains And 1 series-connected elements, the first frequency divider 2 with the division factor / Cl triggers 3 and 4, the DC block 5 and the second frequency divider 6 with the division factor Kz. The signals of the frequency-pulse information Fi (t) and (0 continuously are fed to the inputs of dividers 2 and 6, respectively, and the information Fi (t) is reached through the And 1 element, controlled by the output signals of the trigger 3. At the input of the trigger 3, the signals fa appear as short signals
импульсов, причем по вление сигналов Fapulses, and the appearance of signals Fa
Fi(i) Fi (i)
возможно только при открытии Ki элемента И 1 сигналом ti (т2) триггера 3.is possible only when the element Ki is opened by AND 1 by the ti (t2) signal of trigger 3.
Сигналы - управл ют формиро 1Signals - control formuli 1
ванием переднего фронта пр моугольного импульса TI (т2) на выходе стробирующегоthe leading edge of a square pulse TI (t2) at the output of the strobe
F (t триггера 3, а сигналы РЬ формиKZF (t trigger 3, and the signals Pb formKZ
руют задний фронт TI (та). Триггер 4 управл етс по раздельным входам выходныTI (ta) trailing edge is ruled. Trigger 4 is controlled by separate inputs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772466329A SU622081A1 (en) | 1977-03-24 | 1977-03-24 | Arrangement for dividing pulse-frequency trains |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772466329A SU622081A1 (en) | 1977-03-24 | 1977-03-24 | Arrangement for dividing pulse-frequency trains |
Publications (1)
Publication Number | Publication Date |
---|---|
SU622081A1 true SU622081A1 (en) | 1978-08-30 |
Family
ID=20701005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772466329A SU622081A1 (en) | 1977-03-24 | 1977-03-24 | Arrangement for dividing pulse-frequency trains |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU622081A1 (en) |
-
1977
- 1977-03-24 SU SU772466329A patent/SU622081A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU622081A1 (en) | Arrangement for dividing pulse-frequency trains | |
SU1367022A2 (en) | Differentiating device | |
SU577639A1 (en) | Device for comparing periods of two periodic signals | |
SU906006A1 (en) | Repetition rate scaler | |
SU645284A1 (en) | Binary code- to-frequency converter | |
SU617807A1 (en) | Variable-frequency pulse shaper | |
SU523508A1 (en) | Phase frequency discriminator | |
SU1145473A1 (en) | Frequency modulator | |
SU593188A1 (en) | Multichannel phase digital follow-up system | |
SU671034A1 (en) | Pulse frequency divider by seven | |
SU984058A1 (en) | Pulse frequency divider | |
SU843246A1 (en) | Frequency divider with any integer countdouwn | |
SU978357A1 (en) | Pulse frequency divider with controllable countdown ratio | |
SU720453A1 (en) | Phase-to-time interval converter | |
SU900458A1 (en) | Register | |
SU1394416A1 (en) | Pulse driver | |
SU790231A1 (en) | Pulse train monitoring device | |
SU877619A1 (en) | Analog memory | |
SU674219A1 (en) | Device for separating input pulses of reversible counter | |
SU1487185A1 (en) | Displacement-to-code converter | |
SU1163466A1 (en) | Pulse shaper | |
SU819980A1 (en) | Synchronizing device | |
SU898607A1 (en) | Converter of pulse-frequency signal sequence to pulse-width sequence | |
SU1427360A1 (en) | Dividing device | |
SU917329A1 (en) | Pulse pair selector |