Claims (2)
-.. . ; Изобретение относитс к области вычислительной техники и может быть использовано в арифметических устройствах программного управлени , вычислительных машинах и цифровых измерительных приборах. Иавестны отсчетные устройства, содержа . щие соединенные в коЛьцо блоки регистра и сумматора в которых операции отсчета, ввода и сравнени кодов нескольких независимых чисел и их вывод иа индикацию осуществл ютс путем коммутации соответствующих .шии блока Тактового распределени 1. ОднаКб акие устройства сложны. Наиболее близким техническим решением к изобретению вл етс отсчетное устройство, содержащее сумматоры первЬй и второй ступени, блок регистров, блок управлени коррекцией, триггер переноса, блок цифровой иидикацни : и раепределнтель, первь1Й выход которого соединен с дииамнческими входами триггера переиосов и. блока регистров. Второй, третий и четвёртый выходы распределител соединены соответственно с тактовымн входами блока вво .да информаиии, блока управлени коррекцией И блока цифровой индикации. Разр дные вхо . ды последнего соёдннёны с соответствующиlifH выходами блока регистров и через сумматор первой ступени со входами сумматора второй ступени н информацнонными входами блока управлени коррекцией, а выход переиоса сумматора первой ступени через блок управлени коррекцией соединен с первым управл ющим входом сумматора второй ступеии и триггера переноса, выход которого соедииеи с управл ющим входом сумматора -первой ступени . Информационные входы сумматора первой ступени поразр дно соединены с выходами блока Ввода информацнн12} ФуНкцнональные возможностн такого устройства ограничены, так как оно не обеспёчнвает одновременного отсчета чисел, представленных в разлнчных системах счисленн , например, при представленни одной части разр дов в двоично-дес тичном, а другой - в двойчио шестиричном кодах (например, при отсчете времени). Целью изобретени вл етс расщнрение функциональных возможностей, т. е. возможность одновременного отсчета чисел, представленных в различных системах счисленн . Поставленна цель достигаетс . тем, что в предложенное устройство введены блоки управлени коррекцией, информационные входы которых Поразр дно соединены с соответствующимн выходами сумматора первой ступени. Тактовые входы блоков управлени коррекци ей соединены с п тым выходом распределител , а их выУоды подключены к дополнительным входам триггера переносов и сумматора второй ступени. Входы переноса последующего блока управлени коррекцией соединены с соответствующим выходом переноса предыдуще- го блока управлени коррекцией. На чертеже представлена структурна схемз отсчетного устройства. Отсчетное устройство содержит сумматоры первой и второй ступеней I и 2 соответственно, блок-регистров 3, блок управлени коррекцией 4, переносов 5, блок ввода информации б, распределитель 7. блок цифровой индикации 8, и дополнительные блоки управлени коррекцией 9. сумматоры 1 и 2 представл ют собой параллельные двоичные сумматоры с числом разр дов , равных максимальному числу двоичиых разр дов используемого кода. Сумматоры I предназначены АЛЯ суммировани в двоичном коде, а сумматоры 2 - дл преобразовани иолучеиной суммы в .двоичио-дес тичный код. Блок регистров 3 предназначен дл хранени кодов чисел ;В процессе их кольцевой циркул ции . Число регистров равио числу разр дов параллельного кода, а длина каждого из них определ етс суммарным числом разр дов последовательных кодов. . Блоки .управлени коррекцией 4 и 9 представл ют собой Дешифраторы чисел, большие, чем рсиование системы счислени и равные ему.. Блок ввода ниформацив 6, предназиачеи дл ввода в отсчетное устройство число-импульсного , параллельно-последовательного и других кодов. Импульсы с выхода тактового генератора распределител 7 используютс как импульсы сдвига блока регистров 3 и записи числа в триггер переиоса 5. . Блок индикации 8 содержит послёдовател ьно соединенные дешифратор и коммутатор цифровых иидикаторов, тактируемых ь режиме динамической индикации jpacnpeAeлителем 7. Первый выход распределител 7 соединен с динамическими входами триггера переносов 5 и блока регистров 3, второй, третий и четверть1й выходы соответственно с тактовыми входами блока ввода информации 6, блока управлени коррекцией 4 и блока цифровой индикации 8, Разр дные входы блока 8 соединены с соответствующими выходами блока регистров 3 и через сумматор 1 со входами сумматора 2 и информационными входами блока управлени коррекцией 4. Выход переноса сумматора I через блок управлени коррекцией соединен с первыми управл ющими входами сумматора 2 и триггера переносов 5. Выход триггера переносов5 соединен с управл ющим входом сумматора, а информационные входы cvMMaTooa I поразр дно соединеиы с выхоционные входы блоков управлени коррекцией 9 поразр дно соединены с соответствук)щиNW выходами сумматора 1. Тактовые входы блоков управлени .коррекцией 9 соединены с п тым выходом рапределител 7, а их выходы подключены к дополнительным входам триггера переносов 5 и сумматора - .. ; The invention relates to the field of computer technology and can be used in software-controlled arithmetic devices, computers and digital measuring devices. Iavestny reading devices containing The combined register and adder blocks in which the operations of counting, entering and comparing codes of several independent numbers and their output and indication are performed by switching the corresponding clock of the block of clock distribution 1. One or more of these devices is complex. The closest technical solution to the invention is a readout device comprising first and second stage adders, a register block, a correction control block, a transfer trigger, a digital information block: and a distributor, the first output of which is connected to the diagonal inputs of the perioce trigger and. block registers. The second, third and fourth outputs of the distributor are connected respectively to the clock inputs of the input unit, the correction control unit AND the digital display unit. Discharge inputs. The latter are connected to the corresponding outputs of the register block and through the first-stage adder with the inputs of the second-stage adder on the information inputs of the correction control unit, and the output of the first-stage perioise is connected to the first control input of the second-stage adder and transfer trigger via the correction control unit, the output of which is So. with the control input of the adder - the first stage. The information inputs of the adder of the first stage are bitwise connected to the outputs of the Input information block 12} The functional possibilities of such a device are limited, since it does not provide simultaneous counting of the numbers presented in different systems, for example, with one part of the bits in the binary-ten one, the other is in double hexadecimal codes (for example, when counting time). The aim of the invention is to expand the functionality, i.e., the possibility of simultaneously counting the numbers represented in various systems in a number. The goal is achieved. by the fact that correction control blocks are introduced into the proposed device, the information inputs of which are randomly connected to the corresponding outputs of the first-stage adder. The clock inputs of the correction control units are connected to the fifth output of the distributor, and their outputs are connected to the additional inputs of the transfer trigger and the second stage adder. The transfer inputs of the subsequent correction control unit are connected to the corresponding transfer output of the previous correction control unit. The drawing shows the structural diagrams of the reading device. The reading device contains the adders of the first and second stages I and 2, respectively, the block registers 3, the correction control block 4, transfers 5, the information input block b, the distributor 7. digital display unit 8, and additional correction control blocks 9. the adders 1 and 2 are parallel binary adders with the number of bits equal to the maximum number of binary bits of the code used. Adders I are intended for ALE summation in binary code, and adders 2 for converting i-sum of sums to a binary-decimal code. The block of registers 3 is intended for storing codes of numbers; during their ring circulation. The number of ravio registers to the number of bits of a parallel code, and the length of each of them is determined by the total number of bits of consecutive codes. . Correction control blocks 4 and 9 are number decoders larger than the numbering system and equal to it. The information input unit is 6, intended for inputting a number-pulse, parallel-serial and other codes into the reading device. The pulses from the output of the clock generator of the distributor 7 are used as the pulses of shift of the block of registers 3 and the recording of the number in the trigger of the revolution 5. The display unit 8 contains a sequencer connected to the decoder and switch digital identifiers, clocked in the dynamic display mode jpacnpeAelitel 7. The first output of the distributor 7 is connected to the dynamic inputs of the trigger of transfers 5 and the block of registers 3, the second, third and quarterly outputs, respectively, with clock inputs of the information input unit 6, the correction control unit 4 and the digital display unit 8, the discharge inputs of the unit 8 are connected to the corresponding outputs of the register unit 3 and through the adder 1 to the inputs of the adder 2 and the information inputs of the correction control unit 4. The transfer output of the adder I is connected to the first control inputs of the adder 2 and the transfer trigger 5 via the correction control block. The output of the transfer trigger 5 is connected to the control input of the adder, and the information inputs cvMMaTooa I are connected to the output of the accumulator 5 the inputs of the correction control units 9 are successively connected to the corresponding SchWN outputs of the adder 1. The clock inputs of the control units. Correction 9 are connected to the fifth output of the distributor 7, and their outputs are connected to to the full inputs of the carry trigger 5 and the adder
2. Входы переноса последующего блока управлени коррекцией соединены с соответствующим выходом переноса предыдущего блока управлени коррекцией. Код чисел из блока регистров 3 Н числа, вводимые через блок ввода информации 6, суммируютс в блоке сумматоров 1 поразр дно . При это сумма в двоичном коде поступает на сумматоры 2 и иа входы блоков управлени коррекцией 4 и 9. Пусть в процессе циркул ции кода число в соответствии с импульсами тактового распределител 7 в тактах от m до (т + к): представлеИо в двоично-дес тичном коде, а в тактах от (т + к + ) до (т + д) - в двоичнощестеричном коде. В соответствни с этим блок управлени коррекцией 4 работает в тактах от m до (т -f к), а блок управлени коррекцией 9 - в тактах от (т с.-1г 1) до (ш + д). Г1ри алгебраическом сложении чисел в кодах , отличных от двоичного, могут быть получены числа, большие, чем основание системы счислени или равные ему. Прн этом иеобхо; димо провести коррекцию результ.ата: иапример , в двоично-дес тичном коде прибавить к полученной сумме число «6, в двоичио-щестиричиом - число «10 и выработать сигиал переиоса. Блок управлени коррекцией 4 вырабатывает число «6, а первый блок управлени коррекцией 9 - число «10 и остальные соответствующие числа в других системах счислени . В общем случае число дл коррекции выражаетс двоичным дополнитель1шм кодом основани системы счислени . На выходе сумматоров 1 никогда ие могут быть получены числа, большие, чем удвоенное основание системы счислени или равные ему. Предложеинре устройство позвол ет производить одновременный отсчет чисел, представленных в различных системах, счислени , что существеиио расшир ет его фуикциоиальные йозможиости. Формула изобретени Отсчетиое устройство, содержащее сумматоры первой к второй ступеней, блок регистров, блок управлени коррекцией, триггер переносов , блок, цифровой индикации и распределитeJ|ь , первый выход которого соединен с динамическими входами триггера переносов и блока регистров, второй, третий и четвертый выходы распределител соединены соответственно с тактовыми входами блока ввода информации , блока управлени коррекцией и блока цифровой индикации ., разр дные входы последнего соединеиы с соответствующими выивпоч ovMMflTon пепвой ступени-со входами сумматора второй ступени и Иi1фopмaциoнными входами блока управлени коррекцией, а выход переноса сумматора первой ступени через блок управлени коррекцией соединен с первым управл ющим Екодом сумматора второй ступени и триггера переносов, выход которого соединен с управл юи1нм входом сумматора первой ступени, а информационные входы сумматора первой ступени поразр дно соединены с выходами блока ввода информации, отличающеес тем, что, с целью расширени функциональных возможностей - одновременного отсчета чисел, предаавлениых в различных системах счислени , в устройство дополнительно введены блоки управлени коррекцией, информационные входы которых поразр дно соединены с соответствующими выходами сумматора первой ступени; тактовые входы блоков управлени коррекцией соединены с п тым выходом распределител , а их.выходы подключены к дополнительным входам триггера переносов и сумматора второй ступени; входы переноса последующего блока управлени коррекцией соединены с соответствуюгцим выходом переноса предыдущего блока управлени коррекцией.2. The transfer inputs of the subsequent correction control block are connected to the corresponding transfer output of the previous correction control block. The code of numbers from the 3 N register block, the numbers entered through the information input block 6, are summed up in the block of adders 1 bit by bit. At that, the sum in the binary code goes to the adders 2 and the inputs of the correction control blocks 4 and 9. Let during the code circulation process the number according to the pulses of the clock distributor 7 in cycles from m to (t + k): represented in binary-dec The exact code, and in cycles from (t + k +) to (t + d), is in the binary-steric code. In accordance with this, the correction control unit 4 operates in cycles from m to (t –f k), and the control unit in correction 9 operates in cycles from (t s.-1g 1) to (w + d). By algebraic addition of numbers in codes other than binary numbers, numbers greater than or equal to the base of the number system can be obtained. This iohoho; It is necessary to correct the result: at the example, in the binary-decimal code add the number “6 to the sum received, in the binary-delicate format — the number“ 10 and develop the perios table. Correction control block 4 generates the number "6", and the first correction control block 9 generates the number 10 and the other corresponding numbers in other number systems. In general, the number for correction is expressed by the binary optional code of the base of the number system. At the output of adders 1, never can be obtained numbers greater than the double base of the number system or equal to it. The proposed inin device allows for the simultaneous counting of numbers represented in different systems, the number that essentially expands its fuzzy possibilities. The invention of the Reading device, comprising adders of the first to the second stages, a register block, a correction control block, a transfer trigger, a block, digital indication and distribution, the first output of which is connected to the dynamic inputs of the transfer trigger and the register block, the second, third and fourth outputs the distributor is connected respectively to the clock inputs of the information input unit, the correction control unit and the digital indication unit., the last inputs of the latter are connected to the corresponding ovMMflTon and stage with the inputs of the adder of the second stage and Ii1 format inputs of the correction control unit, and the transfer output of the adder of the first stage through the correction control unit is connected to the first control Ecode of the second stage adder and transfer trigger, the output of which is connected to the control of the 1st input of the adder of the first stage, the transfer trigger, the output of which is connected to the control one and 1nm input of the adder of the first stage, the transfer trigger, the output of which is connected to the control one and 1nm input of the adder of the first stage, the transfer trigger, which output is connected to the control of the 1st input of the second stage adder, the information inputs of the adder of the first stage are bitwise connected to the outputs of the information input unit, characterized in that, in order to expand the functionality - simultaneous reading of h I sat predaavleniyh different notation systems, power correction control is further introduced into the apparatus, information inputs of which are connected bitwise with the respective outputs of the adder of the first stage; the clock inputs of the correction control units are connected to the fifth output of the distributor, and their outputs are connected to the additional inputs of the transfer trigger and the second stage adder; The transfer inputs of the subsequent correction control block are connected to the corresponding transfer output of the previous correction control block.
Источники информации, прин тые во внимание при экспертизе:Sources of information taken into account in the examination:
I. Гитис Э. И. Преобразователи информации дл электронных цифровых вычислитель№1х устройств. М., «Энерги , 1970, с 221. рис. 5.5. 2. Авторское свидетельство СССР № 548858,I. E. Gitis. Information converters for electronic digital computer №1 devices. M., “Energie, 1970, from 221. fig. 5.5. 2. USSR author's certificate No. 548858,
кл. G Об F 7/38, 1974. cl. G About F 7/38, 1974.