SU597008A1 - Single-variable function reproducing device - Google Patents
Single-variable function reproducing deviceInfo
- Publication number
- SU597008A1 SU597008A1 SU772439327A SU2439327A SU597008A1 SU 597008 A1 SU597008 A1 SU 597008A1 SU 772439327 A SU772439327 A SU 772439327A SU 2439327 A SU2439327 A SU 2439327A SU 597008 A1 SU597008 A1 SU 597008A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift register
- inputs
- accumulator
- adder
- selector
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
Description
при передаче последовательно-параплельным кодом П «разр дного входного числа), селектор 4, одни входы которого соединены с выходами регистров 3, другие - с блоком местного управлени (БМУ) 5, с дополнительным реоистром сдвига 6 и одними из входов накопител 7. Другие входы накопител 7 соединены с выxoдdм селектора 4. Выходы накопител 7 через дополнительный регистр сдвига 6 соединены с суммат. ром 8.when transmitting by a sequential-paraple code P "bit input number), selector 4, some inputs of which are connected to the outputs of registers 3, others - to the local control unit (BMS) 5, with an additional shift controller 6 and one of the inputs of accumulator 7. Others the inputs of the accumulator 7 are connected to the output of the selector 4. The outputs of the accumulator 7 through an additional shift register 6 are connected to the total. rum 8.
Устройство работает следующим образом. Входное R -разр дное слово X посту. павт на вход устройства последовательно-параллепьным кодом (напргмер, побайтйо) в иаде 2 «разр дных кодовых посылок, при чем кажда -i - кодова посылка сопровождаетс тактовым HMiiyrtbcoM Т| (см, фйГ. 2). Кажда 1- кодова посылка представл ег собой 6 -разр дное слово Jt . Предположив, что число К поступает со старших разр дов, его можно представитьThe device works as follows. Input R-bit word X post. the device input is a serial-parallel code (napgmer, byte) in jade 2 "bit coded parcels, with each -i - coded parcel followed by a clock HMiiyrtbcoM T | (cm, fyG. 2). Each 1-code package is a 6-bit word Jt. Assuming that the number K comes from the higher bits, you can imagine
ввиде ... ...4xИ) as ... ... 4xI)
2 / Тогда функцию 2 / Then the function
можно представитьcan imagine
в виде: iel4- 31 V .X,. .x,-2 - -l:x;.,v biiH gtt cy-1-3)1-1 По тактовому сигналу БМУ 5 настра ивает регистр сдвига 1 таким образом, что i - кодова посылка (число X ) заноситс в 1 й регистр 3. После записи j -и кодовой посылки в 1-й регистр 3 БМУ 5 вьн рабатывает серию сигналов (f 1,2,3... if, которые поступают на входы селектора 4, накопител 7 и регистра сдвига 6. По каждому сигналу (1 3 ) соде1 жимое 1-го регистра 3 (число ) посту пает на € старших, а содержимое j -го регистра 3 (число Х ) - на Б .младших разр дов накопител 7. В накопителе 7 записаны 2 6-разр дные произведени всех возможных пар С -разр дных чисел, причем каждое произведение Х-X записано в чейке с адресом Х((энак обозначает последовательную запись цифр чисел Хо иin the form of: iel4- 31 V .X ,. .x, -2 - -l: x;., v biiH gtt cy-1-3) 1-1 The clock signal BMU 5 adjusts the shift register 1 so that i - code package (the number X) is entered in 1 th register 3. After writing the j -th code parcel to the 1st register 3, the BMU 5 vn handles a series of signals (f 1,2,3 ... if, which go to the inputs of the selector 4, accumulator 7 and shift register 6. By to each signal (1 3), the contents of the 1st register 3 (number) are assigned to € seniors, and the contents of the jth register 3 (number X) - to the B low bits of the drive 7. In drive 7, 2 6- bit products of all possible pairs C-bit Single numbers, with each work X-X written in a cell with the address X ((Enak stands for the consecutive recording of numbers of numbers Ho and
(например, если , Х, 101, то запись с, (представл ет собой код 011101 . По адресу накопител 7 выбираетс число Х./ , сдвигаетс регистром сдвига 6 на и (2о,- f - j )+1 разр д влево, что соответствует умножению числаХ -Х на 2 Дсм. формулу (s), и подаетс на сумматор 8, где производитс суммирование числа Х --Xj-2 с ранее накопленной суммой. По -му сигналу содержимое i -го регистра 3 пос«г Tjraaer на S старших и на f младших раз р дов накопител 7. По сформированному таким образом адресу X,- из накопител 7 набираетс число X Д сдвигаетс регистром сдвига 6 на 2 С (), - t) разр дов влево (формируетс число ) и подаетс на сумматор 8, где суммируетс с его содержимым.(e.g., if, X, 101, then the entry c, (represents the code 011101. At the address of accumulator 7, the number X is chosen. /, shifted by shift register 6 by and (2о, - f - j) +1 bit to the left, which corresponds to the multiplication of the number X-X by 2 Dm. formula (s), and is fed to the adder 8, where the summation of the number X - Xj-2 is made with the previously accumulated sum. By the -th signal the contents of the i-th register 3 pos "r Tjraaer at S major and at f younger times, accumulator rows 7. At address X thus formed, the number X D is dialed from accumulator 7 and shifted by shift register 6 by 2 С (), - t) left rows (formed numbers) and is fed to the adder 8 where it is summed with the contents.
Таким образом, после приема на входThus, after admission to the entrance
устройства последней q, -и кодовой посылки исла X , после выработки БМУ 5 сигналовthe devices of the last q, - and code message of Isla X, after the BMU has generated 5 signals
, С,. . ... проведени соответствуюдих выработанным сигналам операций на miiходе сумматора 8 образуетс значение функ, WITH,. . ... carrying out the corresponding generated signals of operations on the mii input of the adder 8, the value of the functions is formed
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772439327A SU597008A1 (en) | 1977-01-10 | 1977-01-10 | Single-variable function reproducing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772439327A SU597008A1 (en) | 1977-01-10 | 1977-01-10 | Single-variable function reproducing device |
Publications (1)
Publication Number | Publication Date |
---|---|
SU597008A1 true SU597008A1 (en) | 1978-03-05 |
Family
ID=20690312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772439327A SU597008A1 (en) | 1977-01-10 | 1977-01-10 | Single-variable function reproducing device |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU597008A1 (en) |
-
1977
- 1977-01-10 SU SU772439327A patent/SU597008A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU517278A3 (en) | Digital computer for data processing | |
KR960705403A (en) | AN IMPROVED ROM FILTER | |
EP0740305A3 (en) | High read speed multivalued read only memory device | |
IT8322620A1 (en) | CIRCUIT OF CHECKING CYCLIC REDUNDANCY IN PARALLEL | |
JPS5526715A (en) | Data string rearrangement unit | |
SU597008A1 (en) | Single-variable function reproducing device | |
SU1026164A1 (en) | Push-down storage | |
US4206458A (en) | Numerical display system for electronic instrument | |
SU866576A1 (en) | Fixed storage | |
SU860055A1 (en) | Converter of bcd numbers in 4,2,2,1 code to binary numbers | |
US4360914A (en) | Process and an apparatus for transferring information representing at least two parameters | |
SU665826A3 (en) | Data-processing machine for determining optimum path between system initial and final states | |
SU779998A1 (en) | Code converter | |
SU1315967A1 (en) | Device for sorting numbers | |
SU809150A1 (en) | Binary-to-bcd converter | |
SU1056182A1 (en) | Floating point adder | |
SU926653A2 (en) | Device for computing squared x functions | |
SU809607A1 (en) | Device for selecting information channels | |
SU1642464A1 (en) | Computing device | |
SU862237A1 (en) | Permanent memory device | |
SU1399770A1 (en) | Device for searching for data in a storage | |
SU809206A1 (en) | Device for searching data in memory | |
JPS5934939Y2 (en) | Memory addressing circuit | |
SU843269A1 (en) | Code shaping device | |
SU1200417A1 (en) | N=channel generator of pulse sequence |