SU596949A1 - Arrangement for detecting errors in check equipment - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В КОНТРОЛЬНОМ ОБОРУДОВАНИИ(54) DEVICE FOR DETECTION OF ERRORS IN CONTROL EQUIPMENT

режима проверки, две группы элементов И и группа элементов ИЛИ, причем выход триггера контрольного разр да входного регистра соединен с первыми входами элементов И первой группы, выходы триггеров управлени  соединены со вторыми входами соответствующих элементов И первой группы, единичный выход триггера режима проверки соединен с третьими входами элементов И первой группы, выходы блоков формировани  контрольного разр да соединены с первыми входами элементов И второй группы, вторые входы которых соединены с нулевым выходом триггера режима проверки, выходы элементов И первой и второй групп соединены со входами соответствующих элементов ИЛИ группы, выходы которых соединены со входами соответствующих триггеров коитрольного разр да.test mode, two groups of elements AND and a group of elements OR, the trigger output of the control bit of the input register is connected to the first inputs of the elements AND of the first group, the outputs of the control triggers are connected to the second inputs of the corresponding elements AND of the first group, the single output of the test mode trigger is connected to the third the inputs of the elements of the first group, the outputs of the blocks forming the check bit are connected to the first inputs of the elements of the second group, the second inputs of which are connected to the zero output of the trigger test mode, the outputs of the elements And the first and second groups are connected to the inputs of the corresponding elements OR groups, the outputs of which are connected to the inputs of the corresponding triggers coitrol discharge.

На чертеже изображена функциональна  схема устройства. Рассмотрен случай, когда информаци  из регистра-ис- очника (входной регистр) пересылаетс  в два регистра - приемника .The drawing shows a functional diagram of the device. The case is considered when information from the source register (input register) is sent to two registers - the receiver.

Устройство представл ет собой часть цифровой вычислительной мащины (ЦВМ), в которой производ тс  контролируемые передачи из регистра 1 и триггера 2 контрольного разр да входного регистра в регистры 3 и 4 с триггера .ми 5 и 6 контрольного разр да соответственно. Дл  простоты изображени  на чертеже показаны регистры, построенные на дина.мических триггерах с общими строба.ми занесени .The device is a part of a digital computational interface (DVR) in which controlled transmissions are made from register 1 and trigger 2 of the control bit of the input register to registers 3 and 4 with trigger numbers 5 and 6 of the control bit, respectively. For simplicity, the drawing shows the registers built on dynemic triggers with common enrollment gates.

Рабочий режи.м ЦВМ определ етс  нулевым состо нием триггера 7 режима проверки и триггеров 8 и 9 управлеии .The operating mode of the digital computer is determined by the zero state of the trigger 7 of the test mode and the triggers 8 and 9 of the control.

Работает устройство следующим образом.The device works as follows.

Информаци  с инфор.мационных входов 10 регистра 1 и входа 11 триггера 2 контрольного разр да входного регистра принимаетс  в регистр 1 и триггер 2 по стробу 12 занесени . Состо ние регистра контролируетс  тре.м  блоками: блоком 13 формировани  контрольного разр да дл  разр дов регистра 1, которь;е передаютс  в регистр 3; блоком 14 формировани  контрольного разр да, дл  оставщихс  разр дон регистра 1, которые передаютс  в регистр 4; блоком 15 выработки сигнала на выходе I 6 ошибки контрол  регистра 1 по сигналам от блоков 13 и 14 и от триггера 2 контрольного разр да входного регистра 1.Information from the information inputs 10 of register 1 and input 11 of trigger 2 of the control bit of the input register is received in register 1 and trigger 2 by gate 12. The state of the register is monitored by three blocks: by the block 13 forming the check bit for bits of register 1, which are not transferred to register 3; a check bit generation unit 14, for the remaining bits of register 1, which are transmitted to register 4; unit 15 of generating a signal at the output I 6 of the register 1 control error according to signals from blocks 13 and 14 and from trigger 2 of the control bit of the input register 1.

Блоки 13, 14 и 15 при контроле по нечетности представл ют собой сумматоры по модулю 2. Как правило, каждый такой сумматор имеет два выхода - пр мой и инверсный. На чертеже дл  простоты изображены только пр мые выходы.Blocks 13, 14, and 15 with odd parity are modulo 2 adders. As a rule, each such adder has two outputs, direct and inverse. In the drawing, for simplicity, only the direct outputs are shown.

При правилько.м приеме, на регистр 1 сигнал на выходе 16 и.меет низкий уровень и соответствующий разр д регистра ошибок не будет устанавливатьс  в еди.ничное состо ние. Регистр ошибок на чертеже не показан.With the correct reception, on register 1, the signal at output 16 is low and the corresponding bit of the error register will not be set to one. Error register in the drawing is not shown.

При передачах с регистра 1 на регистры 3 и 4 вь;рабатываютс  стробы 17 и 18 занесени  соответственно. Эти стробы .могут вырабаты-. ватьс  одновременно и раздельно.In transmissions from register 1 to registers 3 and 4, gates 17 and 18 are entered, respectively. These gates can be developed. vats simultaneously and separately.

Дл  занесени  в триггер 5 контрольного разр да регистра 3 в рабочем режиме выход блока 13 поступает на первый вход элементаTo enter into the trigger 5 check register register 3 in the operating mode, the output of the block 13 is fed to the first input of the element

И 19, На второй вход эле.мента И 19 поступает сигнал с нулевого выхода триггера 7 режима 1фоверки. Выход элемента И 19 поступает через элемент ИЛИ 20 на информационный вход триггера 5.And 19, The second input of the element And 19 receives a signal from the zero output of the trigger 7 of the mode 1 checking. The output element And 19 enters through the element OR 20 to the information input of the trigger 5.

Выходы регистра 3 и триггера 5 поступают на контролируемый блок 21 и в другие цепи ЦВМ. Контролируемый блок провер ет соответствие информации в регистре 3 значению коитрольного разр да в триггере 5 и, в случае вы влени  несоответстви , вырабатывает сигнал ощибки, который с выхода 22 поступает в регистр ощибок.The outputs of the register 3 and the trigger 5 are fed to the controlled unit 21 and to other circuits of digital computers. The monitored unit checks the compliance of the information in register 3 with the value of the coitrol bit in trigger 5 and, in the event of a discrepancy, generates an error signal, which from output 22 enters the error register.

Занесение в триггер 6 контрольного разр да регистра 4 реализовано аналогично. Выход блока 14 поступает на первый вход элемента И 23. На второй вход элемента И 23 поступает нулевой выход триггера режима ироверки 7. Выход элемента И 23 через элемент ИЛИ 24 поступает на пнформациониый вход триггера 6. Контролируемый блок 25 вырабатывает иа своем выходе 26 сигнал ощибки при вы влении несоответстви  между содержимым регистра 4 и значением триггера 6. Сигиал с выхода 26 поступает на вход регистра ошибок.Filling in the trigger 6 control register register 4 is implemented similarly. The output of the block 14 is fed to the first input of the element And 23. The second input of the element And 23 enters the zero output of the trigger mode I 7. The output of the element And 23 through the element OR 24 enters the information input of the trigger 6. The controlled block 25 generates its output 26 error signal when detecting a discrepancy between the contents of register 4 and the value of trigger 6. The signal from output 26 goes to the input of the error register.

В режиме проверки контролируемых блоков устанав.1иваютс  в единичное состо ние триггер 7 режима проверки и триггеры 8 и 9. Установка этих триггеров производитс  по отдельпым управл ющим сигнала.м (микроопераци .м) на входы 27 и 28 в команде «Диагностика . На информационные входы 29, 30 и 31 триггеров 7, 8 и 9 поступает информаци , определ ема  операндом этой команды. Триггеры 8 и 9 .могут устанавливатьс  в единичное состо ние одновременно или раздельно. Эти триггеры введены дл  осуществлени  раздельной проверки блоков 21 и 25. Раздельна  проверка контролируемых блоков упрощает разработку тестовых программ. Однако наличие триггеров 8 и 9 не  вл етс  об зательным. Оиисание работы проводитс  дл  случа , когда оба триггера 8 и 9 установлены в единичное состо ние .In the test mode of the monitored blocks, the trigger 7 of the test mode and the triggers 8 and 9 are set to one. Information inputs 29, 30, and 31 of the triggers 7, 8, and 9 receive information determined by the operand of this command. Triggers 8 and 9 can be set to a single state simultaneously or separately. These triggers are introduced to perform separate testing of blocks 21 and 25. Separate testing of monitored blocks simplifies the development of test programs. However, the presence of triggers 8 and 9 is not necessary. The job description is performed for the case when both the trigger 8 and 9 are set to one.

В режиме проверки на нулевом выходе триггера 7 устанавливаетс  низкий уровень, который заблокирует элементы И 19 и 23. На иервый вход эле.мента И 32 поступает сигнал с выхода триггера 2. На второй вход элемента И 32 поступает си-гиал с единичного плеча триггера 7. На- третий вход э.:1е гента И 32 поступает сигнал с выхода триггера 8. В зависимости от состо ни  триггера 2 устанавливаетс  триггер 5. При приеме в регистр 3 информации, котора  lie соответствует значению триггера 5, блок 21 вырабатывает сигна.; ощибки, который с выхода 22 поступает в регистр ошибок и устанавливает в единичное состо ние соответствующий разр д регистра ошибок. Состо ние регистра ошибок может быть опрошено по специальной модификации т омаиды «Диагностика . Таким образо.м устройство обеспечивает ирограммную проверку блока 21.In the test mode, the zero output of the trigger 7 is set to a low level, which blocks AND 19 and 23 elements. A signal from the output of the trigger 2 arrives at the first input of the E 32 element. To the second input of the AND 32 element, there comes a sigal from the single arm of the trigger 7 The third input e.: 1e of the genome AND 32 receives a signal from the output of trigger 8. Depending on the state of trigger 2, a trigger 5 is set. When receiving information in register 3, which lie corresponds to the value of trigger 5, block 21 generates a signal; The error, which from output 22 enters the error register and sets in one state the corresponding error register bit. The state of the error register can be interrogated by a special modification of the Diagnostics. Thus, the device provides program check unit 21.

Аналогичным образо.м производитс  проверка блока 25 через элемент И 33 и эле.меит 24. Цодборо.м кодов регистра 1 можно произвести полную проверку блоков 21 .и 25.In a similar way, the check of block 25 is carried out through the element I 33 and ele.meet 24. Using the 1 sub code of register 1, it is possible to carry out a full check of blocks 21 and 25.