RU1795460C - Device for determining number of unities in binary code - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при построении само- контролйруемых цифровых узлов. Цель изобретени  - повышение достоверности определени  числа единиц. Устройство содержит m уровней блоков подсчета единиц и элемент И.-.Каждый блок подсчета единиц содержит сумматор, группу элементов НЕ, коммутатор, регистр, узел сравнени , элемент неравнозначности. С помощью сумматоров производитс  подсчет единиц контролируемого слова и результат запоминаетс  на регистре. По тактовому импульсу коммутатор пропускает на входы сумматоров инвертированное входное число и про-, исходит сравнение Содержимого регистра с новым результатом подсчета числа единиц. Если два результата инверсны, устройство работает правильно. 2 ил.The invention relates to the field of automation and computer technology and can be used in the construction of self-controlled digital nodes. The purpose of the invention is to increase the reliability of determining the number of units. The device contains m levels of unit counting units and an AND element .-. Each unit counting unit contains an adder, a group of elements NOT, a switch, a register, a comparison unit, an ambiguity element. Using the adders, the units of the word under control are counted and the result is stored in a register. According to the clock pulse, the switch passes an inverted input number to the inputs of the adders and pro, the contents of the register are compared with the new result of counting the number of units. If the two results are inverse, the device is working correctly. 2 ill.

Description

, Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении цифровых узлов повышенной надежности. ГThe invention relates to automation and computer technology and can be used in the construction of digital nodes of high reliability. G

Цель изобретени  - повышение достоверности определени  числа единиц.The purpose of the invention is to increase the reliability of determining the number of units.

На фиг, 1 приведена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока подсчета единиц.In Fig. 1 is a functional diagram of the device; in FIG. 2 is a functional diagram of a unit counting unit.

Устройство (фиг. 1)содержит m уровней блоков 1 подсчета единиц, первый информационный вход 2 блока 1, тактовый вход 3 устройства, второй информационный вход 4 блока 1, установочный вход 5 устройства, выходы б, 7 неисправности и переноса блока 1 соответственно, информационный выход 8 блока 1, вход 9 задани  режима работы блока 1, информационный вход 10 устройства , информационный выход 11 устройства, выход 12 неисправности устройства, эле- ,мент И 13, установочный вход 14 блока 1, тактовый вход 15 блока 1.The device (Fig. 1) contains m levels of units 1 for counting units, the first information input 2 of the unit 1, the clock input 3 of the device, the second information input 4 of the unit 1, the installation input 5 of the device, outputs b, 7 of the fault and transfer of unit 1, respectively, information output 8 of unit 1, input 9 of setting the operating mode of unit 1, information input 10 of the device, information output 11 of the device, output 12 of the device malfunction, element 13, setting input 14 of unit 1, clock input 15 of unit 1.

Блок 1 подсчета единиц, изображенный на фиг. 2, содержит регистр 16, узел 17-срав- нени , элемент неравнозначности 18, триггер 19, группу 20элементов НЕ, коммутатор 21, уровней сумматоров 22.Unit 1, shown in FIG. 2, contains a register 16, a comparison node 17, an ambiguity element 18, a trigger 19, a group of elements 20 NOT, a switch 21, adder levels 22.

Устройство работает следующим образом . .The device operates as follows. .

В первом такте на первые информационные входы 2 блоков 1 первого уровн  подаетс  входное слово, на информационном выходе 11 последнего блока 1 первого уров- н  формируютс  разр ды 2°-2k t весовой функции. На выходах 7 переноса блоков 1 первого уровн  формируютс  разр ды 2k весовой функции, которые поступают на пер ЮIn the first clock cycle, an input word is supplied to the first information inputs 2 of the first level blocks 1, the bits 2 ° -2k t of the weight function are formed on the information output 11 of the last block 1 of the first level. At the outputs 7 of the transfer of blocks 1 of the first level, bits 2k of the weight function are formed, which are fed to the trans

ел J о оate j o oh

вые информационные входы 2 блоков 1 второго уровн , и т.д.high information inputs of 2 blocks 1 of the second level, etc.

По положительному переходу тактового сигнала ТИ на тактовом входе 3 устройства блоки 1 фиксируют значение своих выходных сигналов, действующих в первом такте. Во втором такте за счет смены сигналов на входах 9 задани  режима работы инвертируютс  входные сигналы на входах сумматоров 22 блоков 1 первого уровн . Входы 9 задани  режима работы блоков 1 последующих уровней подключены к шине нулевого потенциала устройства, поэтому эти блоки 1 не инвертируют сигналы, поступающие на первые информационные входы 2.By a positive transition of the clock signal TI at the clock input 3 of the device, blocks 1 fix the value of their output signals that are active in the first clock cycle. In the second cycle, due to a change in the signals at the inputs 9 of the operation mode setting, the input signals at the inputs of the adders 22 of the first level blocks 1 are inverted. The inputs 9 for setting the operating mode of blocks 1 of subsequent levels are connected to the bus of the potential zero of the device, therefore these blocks 1 do not invert the signals received at the first information inputs 2.

При исправности блоков 1 предыдущих уровней инверси  на входах блоков 1 последующих уровней получаетс  автоматически. Этим обусловлено зануление входов 9 блоков 1 всех уровней, кроме первого. Иначе имела бы место двойна  инверси  сигналов на входах 2 этих блоков 1 и режим проверки нельз  было бы осуществить.If the blocks 1 of the previous levels are in good working order, the inverse at the inputs of blocks 1 of the next levels is obtained automatically. This is due to the vanishing of the inputs of 9 blocks 1 of all levels except the first. Otherwise, there would be a double inversion of the signals at the inputs 2 of these blocks 1 and the verification mode could not be implemented.

Если в предыдущих блоках 1 ошибок не было, то сигналы на входах 2 любого из последующих блоков примут инверсное значение. При этом все свободные разр ды первых и вторых информационных входов 2, 4 первых блоков 1 всех уровней соединены с тактовым входом 3 устройства, смена сигналов которого обеспечивает условные инвертировани  выходных сигналов блоков 1, если они работают безошибочно.If there were no errors in the previous blocks 1, then the signals at the inputs 2 of any of the subsequent blocks will take an inverse value. Moreover, all the free bits of the first and second information inputs 2, 4 of the first blocks 1 of all levels are connected to the clock input 3 of the device, the change of signals of which provides conditional inverting of the output signals of the blocks 1, if they work correctly.

Неисправность некоторого блока 1 ведет к ошибке сравнени  выходных сигналов двух тактов его работы. Эта ошибка распростран етс  на все последующие блоки. На выходах 6 заданных блоков 1 устанавливаетс  нулевой сигнал, поступающий на выход 12 неисправности устройства через элемент И 13. Поиск неисправности сводитс  к определению блока 1 с нулевым сигналом на выходе б, дл  которого все предыдущие блоки 1 имели единичный сигнал на этом выходе- . A failure of some unit 1 leads to an error comparing the output signals of two clock cycles of its operation. This error extends to all subsequent blocks. At the outputs 6 of the given blocks 1, a zero signal is set, which goes to the device malfunction output 12 through the element And 13. The troubleshooting is reduced to the determination of block 1 with a zero signal at output b, for which all previous blocks 1 had a single signal at this output.

Рассмотрим работу блока 1 подсчета единиц. Основной функциональной частью этого блока  вл етс  группа сумматоров 22. Функции суммы и переноса полного Сумматора  вл ютс  самодвойственными, поэтому инверсией входных сигналов можно обнаружить любые константные неисправности на входах и выходах сумматора. Данное свойство сохран етс  и дл  матрицы сумматоров в целом. Проведенный анализ показал, что дл  некоторых схем сумматоров обнаруживаютс  и все константные неисправности промежуточных логических элементов. Константные неисправности группы элементов НЕ 20 и коммутатора 21Consider the work of unit 1 counting units. The main functional part of this block is the adder group 22. The sum and transfer functions of the total Adder are self-dual, therefore, by inverting the input signals, any constant faults at the inputs and outputs of the adder can be detected. This property is also preserved for the adder matrix as a whole. The analysis showed that for some adder circuits all constant faults of the intermediate logic elements are also detected. Constant failures of the group of elements NOT 20 and the switch 21

привод т к нарушению инверсии входных переменных во втором также работы, что такое может быть обнаружено средствами контрол .lead to a violation of the inversion of the input variables in the second also works that such can be detected by means of control.

В первом такте данные с входов 2 через коммутатор 21 поступают на входы первой линейки сумматоров 22, одновременно на входы 4 подаютс  данные от блока 1, сто щего слева (или нули, если рассматриваемый блок  вл етс  первым блоком 1 уровн ). С выходов последних сумматоров 22 линеек код веса поступает на выходы 8 и выход переноса 7. По положительному перепаду сигнала на входе 15 выходные сигналы записываютс  на регистр 16.In the first cycle, the data from inputs 2 through the switch 21 are fed to the inputs of the first line of adders 22, while data from the block 1, which is on the left (or zeros, if the block in question is the first block of the first level) are fed to the inputs 4. From the outputs of the last adders 22 lines, the weight code is supplied to outputs 8 and the transfer output 7. According to the positive edge of the signal at input 15, the output signals are written to register 16.

Во втором также в зависимости от подключени  входа 9 данные со входов 2 .поступают на матрицу сумматоров либо через группу 20 элементов НЕ, либо без инверсии.In the second, depending on the connection of input 9, the data from inputs 2 also arrive at the adder matrix either through a group of 20 NOT elements or without inversion.

В последнем случае полагаетс , что инвертирование входных сигналов проводит предыдущий блок 1. Сигналы на входах 4 инвертируютс  либо предыдущим блоком, либо изменением уровн  сигнала тактовогоIn the latter case, it is assumed that the inverting of the input signals is performed by the previous block 1. The signals at the inputs 4 are inverted either by the previous block or by changing the level of the clock signal

импульса. При инверсии входных данных в услови х отсутстви  ошибок выходные сигналы второго такта инверсны выходным сигналам первого такта.momentum. When the input data is inverted under conditions of no errors, the output signals of the second clock are inverse to the output signals of the first clock.

Узел 17 сравнени  сравнивает вектор,The comparison node 17 compares the vector

записанный на регистре 16 в первом такте, с вектором на выходах сумматоров 22 последнего столбца блока, полученным во втором такте. Пусть в первом такте имеем вектор Vi D3D2DiDp, а во втором, если нетrecorded on the register 16 in the first cycle, with the vector at the outputs of the adders 22 of the last column of the block obtained in the second cycle. Let in the first step we have the vector Vi D3D2DiDp, and in the second, if not

ошибок, вектор N/2 63620iDo. Эти вектора сравниваютс  поразр дно, согласно весу разр дов.errors, vector N / 2 63620iDo. These vectors are compared bit by bit according to the weight of the bits.

Если каждый разр д вектора. V2 инверсен соответствующему разр ду вектора Vi,If each bit is a vector. V2 is inverse to the corresponding bit of the vector Vi,

то на выходах узла 17 сравнени  имеем наборы 01 или 10, иначе - сигналы 00 или 11. Обнаружение ошибки вызывает установку триггера 19 по спаду сигнала ТИ в нулевое состо ние и формирование нулевого .сигнала на контрольном выходе 6 блока. 1.then at the outputs of comparison node 17 we have sets 01 or 10, otherwise, signals 00 or 11. Detection of an error causes the trigger 19 to be set to drop the TI signal to the zero state and generate a zero signal at the control output 6 of the block. 1.

. Определим число m уровней устройства в зависимости от числа п разр дов информационного входа 10 устройства и числа. We determine the number m of device levels depending on the number n bits of the information input 10 of the device and the number

разр дов 8 входа 2 одного блока 1 подсчета единиц. Значение m определ етс  из неравенства .bits 8 of input 2 of one unit 1 of counting units. The value of m is determined from the inequality.

5555

етem

1 или п 2 1 or n 2

ктct

Возьмем двоичный логарифм от обоих частей неравенства, откуда получимWe take the binary logarithm of both sides of the inequality, whence we get

d m d m

|П2 П| P2 P

общее число 1 задаетс  выражением:the total number 1 is given by:

и ш-иЈг +and sh-iЈg +

+1+1

Примеры:Examples:

1), , , N 16+4+1 211),,, N 16 + 4 + 1 21

2) , , т ,66 - , N 32+4+1 35.2),, t, 66 -, N 32 + 4 + 1 35.

3) , , т (1п2450)/3 - , N 57+7+1 65.3),, t (1p2450) / 3 -, N 57 + 7 + 1 65.

Claims (1)

Формула изобретени The claims Устройство дл  определени  числа единиц в двоичном коде с контролем, содержащее m уровней блоков подсчета единиц (mHogan/logab (округл ть в большую сторону ), где п - разр дность информационного входа устройства, - разр дность первого информационного входа блока подсчета единиц, k: - разр дность информационного выхода блока подсчета единиц), прием первые информационные входы блоков подсчета единиц первого уровн  образуют информационный вход устройства , информационные выходы ад-х блока подсчета единиц всех уровней и выхода переноса блока подсчета единиц т-го уровн  образуют информационный выход устройства (q-номер уровн , 1 q m,aq- число блоков подсчета единиц q-ro уровн , (округл ть в большую сторону), в каждом 1-м уровне блоков подсчета единиц (1 I m-1) информационный выход j-ro блока подсчета единиц соединен с вторым информационным входом 0+1)Го блока подсчета единиц (1 J аи, где а - число блоков подсчета единиц i-ro уровн , (округл ть в большую сторону), выход переноса каждого j-ro блока подсчета единиц i-ro уровн  соединен с соответствующим разр дом первого информационного входа l j/b-ro блока подсчета единиц 0+1)- го уровн  (1 округл ть в большую сторону), выход переноса aq-ro блока подсчета единиц каждого 1-го уровн  соединен с соответ- ствующимразр дом первого информационного входа ач-го блока подсчета единиц (i+1)-ro уровн , отличающее- с   тем. что, с целью повышени  достоверности определени  числа единиц, в устройство введен элемент И, а каждый блокA device for determining the number of units in a control binary code containing m levels of unit counting units (mHogan / logab (round up), where n is the bitness of the information input of the device, is the bitness of the first information input of the unit of counting units, k: - bit size of the information output of the unit counting unit), receiving the first information inputs of the unit counting units of the first level form the information input of the device, the information outputs of the ad-x unit counting unit of all levels and the transfer output of the unit under counts of units of the t-th level form the information output of the device (q-number of the level, 1 qm, aq - the number of units for counting units of the q-ro level, (round up), in each 1st level of units of counting units (1 I m-1) the information output of the j-ro unit counting unit is connected to the second information input 0 + 1) Go of the unit-counting unit (1 J ai, where a is the number of unit-counting units of the i-ro level, (round up); the transfer output of each j-ro block of counting units of the i-ro level is connected to the corresponding bit of the first information input of the lj / b-ro block of counting units 0 + 1) of the level (1 round up), the transfer output aq-ro of the unit of counting units of each 1st level is connected to the corresponding section of the first information input of the unit of counting units (i + 1 ) -ro level, distinguished by that. that, in order to increase the reliability of determining the number of units, an And element is introduced into the device, and each block подсчета единиц содержит группу элементов НЕ, коммутатор, регистр, узел сравнени , элемент неравнозначности, триггер и К уровней сумматоров, причем установочные входы всех блоков подсчета единиц подключены к установочному входу устройства, тактовые входы блоков подсчета единиц - к тактовому входу устройства, входы задани  режима работы блоков подсчета единицcounting units contains a group of elements NOT, a switch, a register, a comparison node, an element of disambiguity, a trigger and K adder levels, and the installation inputs of all units of counting units are connected to the installation input of the device, the clock inputs of units of counting units are connected to the clock input of the device, mode input inputs unit counting units первого уровн  - к тактовому входу устройства , входы задани  режима работы блоков подсчета единиц всех уровней, начина  с второго - к шине нулевого потенциала устройства , вторые информационные входыthe first level - to the clock input of the device, the inputs of the operation mode of the units for counting units of all levels, starting from the second - to the bus of the device’s zero potential, the second information inputs первых блоков подсчета единиц каждого уровн  подключены к тактовому входу устройства , выходы неисправности каждого блока подсчета единиц - к соответствующим входам элемента И, выход которогоthe first units of counting units of each level are connected to the clock input of the device, the fault outputs of each unit of counting units to the corresponding inputs of the element And, the output of which  вл етс  выходом неисправности устройства , в каждом блоке подсчета единиц управл ющий вход коммутатора подключен к входу задани  режима работы блока подсчета единиц, в каждом блоке подсчета единицis the failure output of the device, in each unit of unit counting, the control input of the switch is connected to the input of the job mode setting of the unit of unit counting, in each unit of unit counting первый информационный вход коммутатора подключен к первому информационному входу блока подсчета единиц, входы элементов НЕ группы подключены к соответствующимразр дам первогоthe first information input of the switch is connected to the first information input of the unit of counting units, the inputs of the elements of NOT groups are connected to the corresponding информационного входа блока, подсчета единиц, выходы элементов НЕ группы подключены к соответствующим разр дам второго информационного входа коммутатора; входы первого и второго операндов каждогоblock information input, unit counting, outputs of NOT group elements are connected to the corresponding bits of the second information input of the switch; inputs of the first and second operands of each сумматора первого уровн  соединены с соответствующими разр дами информационного выхода коммутатора, выход результата каждого предыдущего сумматора в р-м уровне (1 р п-1) соединен с входом переноса последующего сумматора, входы первого и второго операндов каждого сумматора (р+1)-го уровн  соединены с выходами переноса соответствующих сумматоров , р-го уровн , входы переноса первыхthe adders of the first level are connected to the corresponding bits of the information output of the switch, the output of the result of each previous adder in the r-th level (1 r p-1) is connected to the transfer input of the subsequent adder, the inputs of the first and second operands of each adder (p + 1) -th level connected to the transfer outputs of the respective adders, p-th level, the transfer inputs of the first сумматоров каждого уровн  подключены к соответствующим разр дам второго информационного входа блока подсчета единиц, выходы результата сумматоров г-х уровней (1 г к) образуют мнформационный выход блока подсчета единиц, выходы результата последних сумматоров всех уровней и выход переноса сумматора последнего уровн  подключены к соответствующим разр дам информационного входаthe adders of each level are connected to the corresponding bits of the second information input of the unit counting unit, the outputs of the adders of the gth levels (1 g to) form the information output of the unit of counting units, the outputs of the last adders of all levels and the transfer output of the adder of the last level are connected to the corresponding bits I will give an information input регистра и первого информационного входа узла сравнени , выходы сравнени  и несравнени  которого соединены с соответствующимивходами элемента неравнозначности, выход которого соединен с информационным входом триггера, пр мой выход которого  вл етс  выходом неисправности блока подсчета единиц, выход переноса сумматора К-го уровн   вл етс  выходом переноса блока подсчета единиц, выход регистра соединен с вторымregister and the first information input of the comparison node, the comparison and non-comparison outputs of which are connected to the corresponding inputs of the disambiguation element, the output of which is connected to the information input of the trigger, the direct output of which is the failure output of the unit of counting units, the transfer output of the adder of the Kth level is the transfer output unit of counting units, the output of the register is connected to the second информационным входом узла сравнени , тактовые входы триггера и регистра подключены к тактовому входу блока подсчета единиц , установочный вход триггера - к установочному входу устройства.information input of the comparison unit, the clock inputs of the trigger and register are connected to the clock input of the unit of counting units, the installation input of the trigger is connected to the installation input of the device. 55 IkIk г«-1g "-1 2КМ-1 2KM-1   11 ОШ11 OSh XX