SU575778A1 - Frequency divider with variable division factor - Google Patents
Frequency divider with variable division factorInfo
- Publication number
- SU575778A1 SU575778A1 SU7402034490A SU2034490A SU575778A1 SU 575778 A1 SU575778 A1 SU 575778A1 SU 7402034490 A SU7402034490 A SU 7402034490A SU 2034490 A SU2034490 A SU 2034490A SU 575778 A1 SU575778 A1 SU 575778A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- input
- output
- bus
- inputs
- Prior art date
Links
Landscapes
- Catching Or Destruction (AREA)
Description
1one
Изобретение относитс к автоматике и вьгчислительной технике, может быть использовано в устройствах обработки и выдачи входной информации.The invention relates to automation and computing technology, can be used in devices for processing and issuing input information.
Известен делитель частоты с переменным коэффициентом делени , содержащий счетчик, запоминающее устройство и блок управлени |.1).A variable divider frequency divider is known, comprising a counter, a memory, and a control unit | .1).
Это устройство не может автоматически обеспечить посто нную выходную частоту при пооледовательном поступлении на его вход различных частот в случайном пор дке, так как его коэффициент делени определ етс кодом, хран щимс в запоминающем устройстве и его смена невозможна вследствие того, что неизвестны моменты и пор док изменени входной частоты.This device cannot automatically provide a constant output frequency when sequentially receiving different frequencies at its input in random order, since its division factor is determined by the code stored in the memory device and its change is impossible due to the fact that the moments and order are unknown change the input frequency.
Наиболее близок к предлагаемому делитель частоты с переменным коэффициентом делени , содержащий счетчик , вход которого соединен с выходом элемента И, первый вход которого подключен к выходной шине переноса сумматора, управл ющие входы и выходы которого соединены соответственно с управл ющими выходами и входами регистра t 2 .Closest to the proposed frequency divider with a variable division factor, contains a counter, the input of which is connected to the output of the element I, the first input of which is connected to the output bus of the adder, the control inputs and outputs of which are connected respectively to the control outputs and inputs of the register t 2.
22
Данное уст{.ойсгво также не может автоматически обеспечить постачнн Ю выходную частоту при последователь(КМ поступлении на его вход различных частот в случайном пор дке.This system {.oissgo also can not automatically provide the output frequency at the follower (KM receipt at its input of various frequencies in random order.
Цель изобретени - автоматическочобеспечение посто нства выходной частоты.The purpose of the invention is to automatically maintain the constancy of the output frequency.
С этой целью в лпитель частоты с переменным козф иииснтом делении, содержащий счетчик, элемент И, с ,мматор и регистр, введены информатор на элементах ИЛИ и N-входовый элемент ИЛИ, выход которого подключен ко вг ;рому входу элемента И, а входы - кИ входным щинам и ко эходам шифратора, выходы которого соединены с информациOHHbiNW входами сумматора.For this purpose, a frequency converter with a variable variable and an intermediate division containing a counter, the element AND, c, a mmator and a register, an informant is introduced on the OR elements and an N input element OR whose output is connected to the input element I, and the inputs KI to the input wormholes and encoder codes, the outputs of which are connected to the information of the OHHbiNW inputs of the adder.
На чертеже представлена структурна электрическа схема устройства.The drawing shows a structural electrical circuit of the device.
Делитель содержит шины 1-7 входных частот, шифратор 8 на элементах ИЛИ 9-11, N -входовый элемент ИЛИ 12, сумматор 13, регистр 14, элемент И 15, счетчик 16. Шины 1-7 соединены со входами элемента ИЛИ 12, а также шифратор 8.The divider contains bus 1-7 input frequencies, the encoder 8 on the elements OR 9-11, N is the input element OR 12, the adder 13, the register 14, the element And 15, the counter 16. Tires 1-7 are connected to the inputs of the element OR 12, and also an encoder 8.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402034490A SU575778A1 (en) | 1974-06-18 | 1974-06-18 | Frequency divider with variable division factor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402034490A SU575778A1 (en) | 1974-06-18 | 1974-06-18 | Frequency divider with variable division factor |
Publications (1)
Publication Number | Publication Date |
---|---|
SU575778A1 true SU575778A1 (en) | 1977-10-05 |
Family
ID=20587910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7402034490A SU575778A1 (en) | 1974-06-18 | 1974-06-18 | Frequency divider with variable division factor |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU575778A1 (en) |
-
1974
- 1974-06-18 SU SU7402034490A patent/SU575778A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4031476A (en) | Non-integer frequency divider having controllable error | |
SU575778A1 (en) | Frequency divider with variable division factor | |
US3178564A (en) | Digital to analog converter | |
US3308286A (en) | Statistical decision circuit | |
SU414603A1 (en) | ||
SU364089A1 (en) | UNION h; ~~:; - ;: • -; '- • h / yy ^ -' ^^ tm / ^ s. ; : L: ;; - y '^; - ^ l; ^:' ^ "C ^ .h ^^ hi | |
SU785865A1 (en) | Device for converting parallel code into series one | |
SU549802A1 (en) | Parallel binary code to pulse-pulse code converter | |
SU869065A1 (en) | Frequency divider | |
SU564714A1 (en) | Device for forming time intervals | |
SU1670789A1 (en) | Divider of pulse repetition frequency with fractional count-down ratio | |
SU590735A1 (en) | Multiplication arrangement | |
SU658556A1 (en) | Gray code-to -binary code converter | |
SU1034172A1 (en) | Number/interpulse time interval converter | |
SU1262498A1 (en) | Variable priority device | |
SU1023342A1 (en) | Pulse-frequency function generator | |
SU1506553A1 (en) | Frequency to code converter | |
SU1211876A1 (en) | Controlled frequency divider | |
SU679977A1 (en) | Digit comparator | |
SU841111A1 (en) | Voltage-to-code converter | |
SU984057A1 (en) | Pulse frequency divider | |
SU421120A1 (en) | TRANSFORMER OF TEMPORARY INTERVALS TO BINARY CODE | |
SU944098A1 (en) | Pulse-width modulator | |
SU655074A1 (en) | Variable division factor frequency divider | |
GB1113431A (en) | Improvement relating to radar apparatus |