SU560325A1 - Pulse generator - Google Patents
Pulse generatorInfo
- Publication number
- SU560325A1 SU560325A1 SU2133744A SU2133744A SU560325A1 SU 560325 A1 SU560325 A1 SU 560325A1 SU 2133744 A SU2133744 A SU 2133744A SU 2133744 A SU2133744 A SU 2133744A SU 560325 A1 SU560325 A1 SU 560325A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- delay line
- potential
- time
- pulse generator
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Description
1one
Изобретение относитс к автоматике и вычислительной технике н может использоватьс при -построении устройств синхронизации вычислительных машин.The invention relates to automation and computing technology and can be used in the construction of computer synchronization devices.
Известен генератор на двух триггерах, на интегральных схемах. Он генерирует две последовательности одинаковой частоты и реализован на четырех микросхемах 1.Known generator on two triggers, on integrated circuits. It generates two sequences of the same frequency and is implemented on four integrated circuits 1.
Однако формировалие нескольких импульсных Последовательностей с помощью такого генератора невозможно.However, the formation of several pulse sequences using such a generator is impossible.
Цель изобретени - создание режима автоколебаиий с различными частотами.The purpose of the invention is to create a mode of auto-oscillations with different frequencies.
Это достигаетс тем, что в генераторе имлульсов , содержащем элементы ИЛИ-НЕ, линии задержки, причем выход первого элемента ИЛИ-НЕ соединен с входом первой линии задержки и с первым входом второго элемента ИЛИ-НЕ, выход которого подключен к первому входу первого элемента ИЛИ-НЕ, выходы каждого элемента ИЛИ-НЕ подключены соответственно через вторую и третью линии задержки к вторым входам указанных элементов ИЛИ-НЕ.This is achieved by the fact that, in an image generator containing OR-NOT elements, there is a delay line, the output of the first OR-NOT element is connected to the input of the first delay line and to the first input of the second OR-NOT element, the output of which is connected to the first input of the first OR element -NO, the outputs of each element OR are NOT connected respectively through the second and third delay lines to the second inputs of the specified elements OR NOT.
На фиг. 1 представлена блок-схема предлагаемого генератора импульсов; на фиг. 2- временна диаграмма генератора импульсов.FIG. 1 shows the block diagram of the proposed pulse generator; in fig. 2- time diagram of the pulse generator.
Генератор имоульсов содержит элементы ИЛИ-НЕ 1 и 2, линии задержки 3, 4, 5.The generator of the pulses contains the elements OR NOT 1 and 2, the delay lines 3, 4, 5.
В первый момент после включени генератора импульсов на выходе элемента ИЛИ-НЕ 1 образуетс положительный потенциал , на выходе элемента ИЛИ-НЕ 2-At the first moment after switching on the pulse generator, a positive potential is formed at the output of the OR-NOT 1 element; at the output of the OR-NOT 2 element,
отрицательный (с равной веро тностью можно считать, что на выходе элемента ИЛИ-НЕ 1 в первый момент времени образуетс отрицательный потенциал, а на выходе элемента ИЛИ-НЕ 2 - положительный, но дл описани работы генератора это не имеет значени ). Потенциалы на выходах элементов ИЛИ-НЕ 1 и 2 в статике взаимно инвертированы , так как иотенциал с выхода элемента ИЛИ-НЕ 1 поступает на вход элементаnegative (with equal probability it can be considered that a negative potential is formed at the output of an OR-NOT 1 element at the first moment of time, and a positive potential at the output of an OR-NOT 2 element, but this does not matter for the description of the generator operation). The potentials at the outputs of the elements OR-NOT 1 and 2 in a static are mutually inverted, since the potential from the output of the element OR-NOT 1 is fed to the input of the element
ИЛИ-НЕ 2, а потенциал с выхода элемента ИЛИ-НЕ 2 -на вход элемента ИЛИ-НЕ 1.OR-NOT 2, and the potential from the output of the element OR-NOT 2 -to the input of the element OR-NOT 1.
Дл описани работы генератора примем условие; врем задерл ки линии задержки 3To describe the operation of the generator, we accept the condition; delay time delay line 3
меньще времени задержки линии задержки 4 (в принципе можно и наоборот, и равенство задержек).less than the delay time of the delay line 4 (in principle, and vice versa, and equality of delays).
Отрицательный потенциал на выходе элемента ИЛИ-НЕ 2 сохран етс в течениеThe negative potential at the output of the element OR NOT 2 is maintained for
времени от ti до tz, равного времени задерл ки линии задерлски 4. После по влени на входе элемента ИЛИ-НЕ 2 отрицательного потенциала с выхода линии задержки 4 на его выходе по вл етс положительный потенциал . Этот положительный потенциал инвертируетс элементом ИЛИ-НЕ 1, и на выходе по вл етс отрицательный потенциал. Отрицательный иотендиал на выходе элемента ИЛР1-НЕ 1 сохран етс IB течение времени от 2 до tz, равното времени задержки линии задержки 3. После по влени на входе элемента ИЛИ-НЕ 1 отрицательного потенциала , на его выходе по вл етс положительный потенциал. На выходе элемента ИЛИ-НЕ 2 в течение времени i - i остаетс иоложительный нотеициал, так как с выхода линии задержки 4 еще продолжает иоступать отрицательный иотеициал. В момент времени t отрицательный потенциал с выхода линии задержки 4 оканчиваетс . На выходе элемента ИЛИ-НЕ 2 устанавливаетс отрицательный потенциал, на выходе элемента ИЛИ-НЕ 1 - положительный. Схема возвращаетс в исходное состо ние, и описанный выще регенератиВный процесс начинает в ней оп ть циклически иовтор тьс . С помощью линии задержки 5 узкий импульс с выхода элемента Р1ЛИ-НЕ 1 можно произвольно смещать (и точно центрировать) относительно как положительного , так и отрицательного щироких перепадов с выхода элемента ИЛИ-НЕ 2.time from ti to tz equal to the delay time of the delay line 4. After a negative potential appears at the input of the element OR-NOT 2, a positive potential appears at the output of the delay line 4 at its output. This positive potential is inverted by the element OR-NOT 1, and a negative potential appears at the output. The negative and potential at the output of the ILR1-NOT 1 element remains IB for a time from 2 to tz, equal to the delay time of the delay line 3. After a negative potential appears at the input of the OR-NOT 1 element, a positive potential appears at its output. At the output of the element OR-NOT 2 for the time i - i there remains a positive note, since the output of the delay line 4 still continues to reach the negative and theoretical. At time t, the negative potential from the output of the delay line 4 ends. At the output of the element OR NONE 2, a negative potential is established, at the output of the element OR NONE 1 - positive. The circuit returns to its original state, and the regenerative process described above begins to cycle there again and again. Using the delay line 5, a narrow pulse from the output of the element Р1ЛИ-НЕ 1 can be arbitrarily shifted (and accurately centered) with respect to both positive and negative wide drops from the output of the element OR-NOT 2.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2133744A SU560325A1 (en) | 1975-05-11 | 1975-05-11 | Pulse generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2133744A SU560325A1 (en) | 1975-05-11 | 1975-05-11 | Pulse generator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU560325A1 true SU560325A1 (en) | 1977-05-30 |
Family
ID=20619276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2133744A SU560325A1 (en) | 1975-05-11 | 1975-05-11 | Pulse generator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU560325A1 (en) |
-
1975
- 1975-05-11 SU SU2133744A patent/SU560325A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3327226A (en) | Anticoincidence circuit | |
US2909675A (en) | Bistable frequency divider | |
GB1514964A (en) | Logic level difference shifting circuit | |
GB1245983A (en) | Signal translating stage | |
KR900004188B1 (en) | Noise pulse suppressing circuit | |
US4355283A (en) | Circuit and method for duty cycle control | |
JPH04213913A (en) | Double multiplier of clock frequency | |
SU560325A1 (en) | Pulse generator | |
US3657557A (en) | Synchronous binary counter | |
US3448295A (en) | Four phase clock circuit | |
US3987313A (en) | Arrangement for the generating of pulse trains for charge-coupled circuits | |
US4103184A (en) | Frequency divider with one-phase clock pulse generating circuit | |
SU484629A1 (en) | Single Pulse Generator | |
SU1145476A1 (en) | Synchronous pulse repetition frequency divider with 5:1 countdown ratio | |
GB1464842A (en) | Resettable toggle flip-flop | |
SU1385291A1 (en) | Synchronous frequency divider | |
SU141644A1 (en) | Nonlinear electronic converter | |
SU545073A1 (en) | Device for generating differential frequency pulses | |
SU738131A1 (en) | Single pulse shaping arrangement | |
SU464070A1 (en) | Sync device | |
RU1791833C (en) | Device for isolation of elements of images of mobile objects | |
SU391729A1 (en) | DEVICE FOR THE FORMATION OF PULSES OF DIFFERENCE FREQUENCY | |
SU444317A1 (en) | Minimum selector | |
SU478429A1 (en) | Sync device | |
SU1580535A2 (en) | Ternary counting device |