SU558390A1 - Pulse delay device - Google Patents

Description

1one

Изобретение относитс  к импульсной технике и может быть использовано дл  формировани  управл ющих импульсов запоминающих устройств.The invention relates to a pulse technique and can be used to generate control pulses of memory devices.

Известно устройство задержки, содержащее счетчик импульсов, управл ющий триггер, иодсоединенный одним входом к источнику запускающих импульсов, а другим - к выходу формировател  импульсов сброса, выход управл ющего триггера соединен с входом элемента И-НЕ, выход которого через дополнительный триггер соединен с входом вентил , другой вход которого соединен с генератором имиульсов , а выход с входом счетчика импульсов.A delay device is known that contains a pulse counter, a control trigger connected by one input to a source of triggering pulses, and another to the output of a reset pulse driver, the output of a control trigger is connected to the input of the NAND element, the output of which is connected to the valve input via an additional trigger , the other input of which is connected to the emulsion generator, and the output to the input of the pulse counter.

Недостатками известного устройства  вл етс  то, что временна  ощибка, обусловленна  несинхронностью запускающих импульсов с импульсами запускающего генератора, не устран етс .The disadvantages of the known device is that the time error caused by the non-synchronization of the trigger pulses with the pulses of the trigger generator is not eliminated.

Цель изобретени  - исключение временной ошибки между запускающим и выходными тактовыми и м пульса м и.The purpose of the invention is the elimination of the time error between the trigger and the output clock and pulse pulses m.

Указанна  цель достигаетс  тем, что в устройстве , содер кащем эле.мент задержки, триггер управлени , подсоединенный одним входом к источнику запускающих импульсов, а друтим - к выходу вентил  сброса, выход триггера управлени  через последовательно соединенные элементы И-НЕ и первый элемент НЕ соединен с одним тактовым входом двухтактного регистра сдвига, два входа вентил  сброса соединены с выходами первого и последнего триггеров двухтактного регистра сдвига, второй элемент НЕ, выход элемента И-НЕ через задержк соединен со вторым входом элемента Н-НЕ и через второй элемент НЕ соединен со вгорым, наарнмер четным, входом двухтактного регистра сдвига и третьим входо-м вентил  сброса, выход триггера управлени  нодк.1ючен к входу сброса двухтактного кольцевого регистра сдвига.This goal is achieved by the fact that in a device containing a delay element, a control trigger connected by one input to a source of triggering pulses, and another is connected to an output of a reset valve, an output of a control trigger through series-connected elements IS NOT and the first element is NOT connected with one clock input of the push-pull shift register, two inputs of the reset valve are connected to the outputs of the first and last triggers of the push-pull shift register, the second element is NOT, the output of the NAND element is connected to the second input through a delay House H-NO element and through the second element is connected to the NOT Vgoru, naarnmer even, the push-pull input shift register and the third input of the reset gate, the control flip-flop output to the input nodk.1yuchen reset push-pull ring shift register.

На фиг. 1 представлена блок-схе.ма устройства; на фиг. 2 - временна  днагра.мма сигналов устройства.FIG. 1 shows the block diagram of the device; in fig. 2 - temporal dnama. Signal device.

Устройство содержит триггер управлени  1, нодсоединениый входом 2 к источнику запускающих импульсов, элемент И-НЕ 5, выход которого через эле.мент задержкн 4 соединен со вторым входом элемента И-НЕ 3 и через элемент НЕ 5 соединен с тактовым входом двухтактного кольцевого регистра 6 сдвига. Каждый разр д регистра сдвига состоит из триггеров 6-1, 6-2, 6-3, 6-4 и двух веитилей, сто щих на входах установки нул  и единицы. Каждый вентиль нмеет два входа - тактовый и вход унравлени  от предыдущего триггера. Выходы триггера последнего разр да соедин ютс  с соответствующими входами вентилей первого разр да. Элемент Н-НЕ 3 и элемент Э задержки 4 образуют схему генератора тактовых импульсов. Выход элемента задержки 4 4epejэлемент НЕ 7 подключены к второму тактовому входу регистра сдви1-а и входу 8 вентил  У. Два других входа 1U и 11 вентил  9 нодключенв к выходам последнего и нервого разр дов колылевого рогнстра сдвига соогветственно . Выход венгнл  У соединен со вторы.м входом триггера управлени . Ьыход трнчтера унравлени  сосдиле; с входами «Сброс всех разр дов регистра сдзига.The device contains control trigger 1, which is connected by input 2 to the source of triggering pulses, an AND-NE element 5, the output of which is connected to the second input of the AND-HE element 3 through the delayed 4 element and connected to the clock input of the push-pull ring register 6 via the HE element 5 shear. Each bit of the shift register consists of 6–1, 6–2, 6–3, 6–4 triggers and two fans, which are located at the inputs of the zero and one installation. Each valve has two inputs - a clock and an input from the previous trigger. The outputs of the trigger last trigger are connected to the corresponding inputs of the valves of the first discharge. Element H-NOT 3 and the element E of delay 4 form a clock pulse generator circuit. The output of the delay element 4 4epej element NOT 7 is connected to the second clock input of the shift register-1 and the input 8 of the valve U. The two other inputs 1U and 11 of the valve 9 are connected to the outputs of the last and nerve bits of the torsional shift shift frame, respectively. The Hungarian output is connected to the second of the control trigger input. The output of the termination method; with inputs "Reset all bits of the jing register.

Требуема  дискретиоств вв1ходных сигналов устанавливаетс  элементом задер/кки 4. 1 олвцевой регистр сдвига может иметв   разр дов (в данном при.мерс оинев1ваетс  четырехразр днвп региетр сдвига).The required discretization of the input signals is set by the delay / ck element 4. The 1-d front shift register can have bits (the current frame is four times the shift register).

Устройство работает следующим образом.The device works as follows.

Приход гции в случайный лшмеит времени (сриг. 2) на вход 2 запускающий имиулве (а) иоступает на сдиаичиви вход триггера уиравлени  1 и иеребрасвшает его из нулево-го состо ни  в едииичное (б). 11ерепад напр жени  низкого уровн  с выхода элемента k-ME о иодаетс  иа эле.меит JrlE 5, формиру  иа его выходе иередний фронт первого тактового имиулвса (в), ностуиающего на тактовые входы регистра сдвига. Перепад нанр и ени  низкого уровн  с ввькода элемента И-НЕ 3 задерживаетс  иа элеме гге задержки 4 на врем  Тзад и блокирует ио второму входу элемента И- НЕ 3 высокий уровеив напр жени  с ввьхода триггера управлени . На вв1ходе элемента И-НЕ 3 по вл етс  перепад иапр жсии  высокого уровн , которв1Й на выходе элемента НЕ о формирует спад первого тактового к.;;1;улвса. Одновременно нереиад иапр жеан  иизкого уровн  с выхода элемента задержки -i через элемент НЕ 7 формирует иередиий фроит второго тактового имиульса {г), пос упающего па другие тактовые входы регистра сдви;а. Перепад напр жени  ввюокОГО уровн  с вв1хода элемента Н-НЕ 3 задерживаетс  на элементе задержки 4 на врем  т:з1;д и через врем , равное 2таад от нерсднего фронта заиускающсго импульса, поступает ка вход элемента Н-НЕ 3. Нерепад напр жени  низкого уровн  па выходе элемента И-НЕ 3 формирует иередиий фро11Т третьего тактового ил1пулвеа. Одновременно с выхода элемента задержки 4 через элемент НЕ 7 перепад напр жени  высокого уровн  формирует спад второго тактового импульса . Таким образом, происходит формирование серии тактовых и.чиулвсов (в и г), которые поступа  на триггеры двухтактиого кольцевого регистра сдвига, последовательно переключают триггеры 6-1, 6-2, 6-3, 6-4 сиачала в соето иие «1, а затем в состо ние «О (д, е, ж, и, к, л, м, н).The arrival of a htion in random time (Srig. 2) at input 2 triggers imiulve (a) and enters the trigger input of trigger 1 and causes it to go from the zero state to one or the other (b). An 11-voltage low voltage from the output of the k-ME element is iodated by an eletric JrlE 5, forming its output and the leading front of the first clock pulse (in), which is connected to the clock inputs of the shift register. A low level difference from the code of the AND-NE element 3 is delayed by the delay element 4 element by delay Tzad and blocks the high input voltage from the control trigger input input to the second input of the AND-3 element. At the input of the element AND-NOT 3, a differential of high level emerges, which at the output of the element does NOT form the fall of the first clock to. ;; 1; ulvsa. At the same time, the iread of the second level from the output of the delay element -i through the element NOT 7 generates a second clock pulse (r), followed by other clock inputs of the shift register; The voltage drop of the input level from the input of the H-NOT 3 element is delayed on the delay element 4 by the time t: s1; d and after a time equal to 2 t from the front edge of the starting impulse, the input of the H-NE 3 element arrives. At the output of the element, AND-HE 3 forms the iredyyy of the FourT of the third clock pulse. Simultaneously from the output of the delay element 4 through the element NOT 7, the high-level voltage drop forms a fall of the second clock pulse. Thus, there is a formation of a series of clock I.chulvs (c and d), which act on the triggers of the two-stroke ring shift register, sequentially switch the triggers 6-1, 6-2, 6-3, 6-4 on the switch to “1, and then to the state “O (d, e, g, u, k, l, m, n).

При совиадеиин на входах (10 и И) вентил  9 двух высоких уровней иаир жени , иередавае .мых с выходов первого и четвертого триггеров регистра сдв) и положительного имиульса серии тактовых н.1пульсов (г) наWhen soviadeiin at the inputs (10 and I) of the valve 9 are two high levels of iaire, and one output from the outputs of the first and fourth triggers of the Sdv register) and a positive imiuls of a series of clock n.1 pulses (g)

входе 8, с выхода веитил  9 выдаетс  импульс «Сброс (о), который устанавливает триггер 1 в нулевое состо ние.the input 8, from the output of the fan 9, an impulse "Reset (o)" is emitted, which sets trigger 1 to the zero state.

Нерепад напр жени  иизко-го уровн  с едиИИЧИО .ГО выхода триггера 1 закрывает элемеитThe stress of the voltage of the low level with the unit output of the trigger 1 closes the element

PI-НЕ 3 и подает имиульс сброса на входы всех триггеров регистра сдвига. В этом положении устройство задержки импульсов находитс  до прихода следующего заиускающего имиульса.PI-HE 3 and delivers a reset emulsion to the inputs of all the shift register triggers. In this position, the device for delaying the pulses is before the arrival of the next trigger emulsion.

Исиользоваиие устройства задержки импульсов позвол ет полиостью исключить временную огиибку между запускающим импульсом и выходиыми тактовыми импульсами, поскольку передний фроит первого тактового имиульсаThe use of a pulse delay device allows to completely eliminate the time error between the trigger pulse and the output clock pulses, since the front clock of the first clock emulsion

формируетс  одновременно е по влением запускающего импульса иа входе устройства (при этом задержками на элемептах npeii:j5peгают ).is simultaneously generated by the appearance of a trigger pulse at the device input (with delays on elements npeii: j5peg).

Фор м у л а изобретени Formula of invention

Устройство дл  задержки импульсов, содержан (ее элемеит задержки, триггер управлени , иодсоедниеиивн одинм входом к источнику запускающих импульсов, а другим - к выходу веитил  сброса, выход триггера уиравлени  через носледовательно соединеииые элементы Н-НЕ и пер1зый .лемент НЕ соединен с одиИд 1 , например нсчетны.м, тактовым входом двухтактиого регистра сдвига, два входа вентил  сброса соединены с выходами первого и последнего триггеров двухтактного регистра сдвига, второй элемеит НЕ, отличающеес  тем, что, с целью исключени  временной ошнбки между запускающим и выходными тактовыми импульсами, выход элемента И- НЕ через элемеит задержки соедииеи со вторы .м входом элемента И-НЕ н через второй элемеит НЕ соединен со вторым, например четным, входом двухтактного регистра сдвига и третьим входом вентил  сброса, выход триггера управлени  подключен к входу сброса двухтактпого кольцевого регистра сдвига.A device for delaying pulses is contained (its delay element, a control trigger, and one connection to the source of the triggering pulses, and the other to the output of the reset pulse, the output of the trigger trigger through the successive elements H-HE and the first element is NOT connected to one 1, For example, n., the clock input of the push-pull shift register, the two inputs of the reset valve are connected to the outputs of the first and last triggers of the push-pull shift register, the second element is NOT, characterized in that, in order to eliminate the time Oshnbki between the starting and output clock pulses, the output of the element AND-NOT through the element delay delay with the second input of the element AND-NOT through the second element is NOT connected to the second, for example even, to the input of the push-pull shift register and the third input of the reset valve, trigger output control is connected to the reset input of the two-stroke ring shift register.