Claims (2)
(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ рого соединен са входом первого управл емого логического блока. На фиг, 1 изображена блок-схема пре длагаемого устройства; ka фиг, 2 - блоксхема генератора входных сигналов; на фиг, 3 - блок-схема блока определени периодичности , j Устройство дл контрол логических бло|ков содержит генератор 1 входных сигналов, .блок 2 определени периодичности, блок 3 управлени , счетчик 4 группы испытаний, ндикатор 5 групп испытаний, индикатор ; 6 териодичности, коммутатор 7, шину 8 сигналов непериодичности, шину 9 сигнала пе- эиодичности, шины 10 сигналов синхрониза1ИИ , шину 11 тактовых сигналов, шины 12 сигналов о количестве входов контролируе- иого логического блока, шины 13 и 14 yc-i уановки О генератора входных сигналов j и счетчика групп соответственно. Перед началом проверки некоторого; логиреского блока с одним выходом, и п вхо . нами ( Т1 sn , где -п - число разр дов генератора входных сигналов -х l), его под- ючают к устройству, например, при помо ци разъема. Причем входы блока должны подключатьс к первым п разр дам генератора . входных сигналов. Выход контролируемого блока подключают ко входу блока 2 i определени периодичности. Оператору, про-; извод щему проверку, необходимо знать число входов провер емого блока. Опера-. тор должен задать это число входов блоку 3 ;управлени при помощи сигналов на щинах 12, Дл проверки логических блоков с j несколькими выходами используетс комму-I татор 7, входы которого подключаютс ко { всем выходам контролируемого блока, а вы-Д ход - ко входу блока определени периодичности 2, ; Кроме того, перед началом проверки по сигналам из блока 3, которые поступают по шинам 13 и 14, устанавливаютс в О гег kepaTOp 1 входных сигналов и счетчик 4 группы испытаний, В сбответствии с этим устанавливаетс перва группа испытаний посредством сигналов гр;уппы испытаний, noiступающих из блока 4 на блок 1., Номер группы испытаний индицируетс блоком 5, I Дл проверки блоков с пам тью предлагаемое устройство имеет два блока элфленТОв И 15, 16 и шину 17 сигналов управлени , соединенную с блоком управлени . ; Сигналы с выхода провер емого блока поступают на вход блока периодичности через. входной элемент И 18, который при по- i моши шины 19 рабочих тактов соединен с ; блоком управлени . ; Выходные сигналы генератора завис т от количества входов контролируемого блока Т и группы испытаний . Основньми элементамигенератора; вл ютс тригге- ры Т - Т (фиг,, которыепосредством коммутирующих логических блоков ЬГ. ЬР(-п+1)объедин ютс в двоичный сУммирующий счетчик. Количество pa6o4H5v разр дов ; этого счетчика равно числу входов контро- лируемого блока, а тактовый сигнал в кажн дои группе испытаний поступает на вход триггера, номер которого равен гр;уппе ис- дытаний. Посредством этого осуществл ете . 1«1клический сдвиг разр дов счетчика отно-j сительно входов контролируемого блока. . чем, если число входов контролируемого j «I блока равно тг , то в каждой гр;уппе испь: п -разр д таний от 1до tt формируютс ные счетчики. ,Дл обеспечени ; прохождени сигналов с 1 триггера на первый (,i 77 ) использован общий коммутир;утощий логический блок ; LTCTi+l) описываемый следующим вы- ражением PCn.i), - сигнал о первой гр;ут1пе испыта- НИИ, причем N J 1 только в том случае, ; когда сформирована перва группа испыта- НИИ; Т1J- - сигнал о числе входов контролируемого блока; п { 0| если , число входов контролируемого блока равно 1 ; 1 в остальных случа х; 0. j - сигнал с единич | него выхода i триггера,; ; Описанный генератор входных сигналов i вл етс предпочтительной реализацией предт-: JiaraeMoro устройства по количеству требуе Цых элементов, например, по сравнению с генератором, использующим программное подключение выходов двоичного суммирующего счетчика со входом контролируемого блока, .1 Дл формировани выходных сигналов - tt и. Ь блоком определени переодичности (фиг.З) I реализуютс следующие функции: a (v.)c; где сигнал непериопичносТц, CL - сигнал периодичности; ) значейме функции выхода контролируемого блока на первом (втором) такте каждой из 2 пар тактов; с - 1стробирующий. сигнал разрешени сравнени ; 6 - сигнал об окончании груэьпы испытаний, равный еаини-ге при наличии в генераторе входных ск- ;, юв п -раар л-ного кода 1, 1, .,., 1. Так как на кoнтpoлиpye 4ый блок подгаютс упор доченные входные сигна.11ы, то дл запоминани значений функгдаи на первом Taifте 4 Vj каждой из 2 f пары упор до- I |Ченных тактов используетс Д- триггер. Тотгда тактовый сигнал записи необходимо по- j давать каждый четный такт 0, 2, 4, ...,) и значени функции на четных тактах будут|| записыватьс в Д-триггер. Благодар тому,, что стробируюишй сигнал С поступает каиь. Дь1й нечегтньгй Г, 3,, ,Г.V актГ достйга етс реализаци приведенной схемой требуемых функций. ТаккМ образом, на2гулевом f такте в Д триггер записываетс соответст- вукдцее этому такту значение выходного гнала : У1 контролируемого блока; на пер- вом такте не производитс такой записи е t оХ j5 йо происходит сравнение выходного сигнала Нонтролируемого блока V с состо нием | Д-о риггера С 1 , в котором хранитс значение сигнала у и формируетс нулевое либо единичный сигнал 0, На следующих па- 20 рах тактов процесс повтор етс . Если на . всех2 парах тактов сигнал iflбыл раэен нулю, то приходу сигнала 3 сформируетс сигнал Ь. Триггеры Т1, Т2 предназначены дл запоминани сигналов: а.- непери- 25 одичности, t) периодичности выходного си- гнала контролируемой схемы. Дл определени периодичности выходного сигнала контролируемого блока с п сущее- венными входами и одним выходом на все 30 йходы блока Т1 раз подают полный набор сигна-. ; лов Ь 2 , что соответствует п - группам испытаний. В каждой следующей группе испытаний к младшему разр ду двоичного счетчика, задающего вход11Ь1е iia6opM, под- 35 ключаетс новый вход контролируемого блока , т.е. осуществл етс циклический сдвиг разр дов счетчика относительно входов контролируемого- блока. Периодичность выходного сигнала контролируемого блока определ -40 етс в каждой группе испытаний по равенству выходного сигнала на всех парах тактов 0-1, 2-3 - . Причём б такт соответствует состо нию О, О О, а 1 такт-состо нию 1, 1, ..., 1 двоичного счетчика . Контролируемый блок исправен, если на всех ti группах испытаний не будет зарегистрирована периодичность выходного сиг-. нала. Отметим, что если на i паре тактов/ группы испытаний будет отмечено неравенство значений выходного сигнала контролируемого блока, то это позвол ет сразу же пе рейти к i +1 группе испытаний. Указанное дает возможность резко сократить количеств Ьо входных наборов по сравнению с приведенным значением П-2 j При проверке комбинационных блоков преог пагаемое устройство работает следующим .образом. Q j Под действием сигнапов, поступающих на.. генератор 1 входных сигналов с тактовой шины 11, состо ние его выходных сигналов. измен етс от О, О, О до 1, 1 1. i Указанные сигналы поступают на вх,оды кон|тролируемого блока. В ,за исимо(.тн от входных сигналов контролируемого блока форм1н руетс его выходной сигнал. Выходной i нал контролируемого блока анализируетс BI | бпоке 2 определени периодичности в соот- ветствии с его ранее описанными функци; ми . Дл работы блока на него поступают н обходимые сигналы с шин 10 сигналов син хронизации (сигналы с(, е, с). Дл формировани сигнала d выходные сигналы блрка. поступают на блок 3 управлени . Цели выходной сигнал контролируемого блока непер - одичен, то вырабатываетс соответствующий сигнал, который с шины 8 поступает на блоки 3 и 4,, Испытани прекращаютс , измен етс состо ние, блока 4 (устанавливаетс следующа группа испытаний). Генератор 1 входных сигналов сбрасываетс в О посредством сигналов с шины 13, а затем начина етс следующа группа испыта1шй. Если на всех группах испытаний будет зарегистриро- вана непериодичность выходного сигнала коьтролируемого блока, то в блоке 3 вырабатываетс сигнал окончани испытаний. Провер- ка блока будет закончена, в этом случае он исправен. Индикатор 6 показывает непериодичность . Отметим, что сигнал окончани испытаний в блоке 3 вырабатываетс в том случае, если в блоке 4 устанавливаетс груп- па испытаний, номер которой на единицу больше числа входов контролируемого блока. Дл : этой цели сигнал о группе испытаний с блока 4 поступает не только в блок 1, но и в блок. 3. В блоке 3 происходит сравнение сигналов; -п Н(). . Если выходной сигнал контролируемого блока периодичен, то вырабатываете соответствующий сигнал, который с шины 9 по- ступает на блоки 6 и 3. Испытани прокра- щаютс , блок 6 индицирует неисправность блока, а блок 5 группу исшлтаний, на которой зарегистрирована периодичность. Блок индикации номера группы исшлтаний 5 позвол ет получать информацию, на гюновании которой можно локализовать неисправности в контролируемом блоке. В случае регистрации периодичности в-блоке 5 зАплсы- веют грутгпу испытаний, например i , на которой зарегистрирована периодичность, также запис1.твают вход блока, к которому ,. в данной 1 группе испытаний подключет г.( разр д счет ч1тка генератора входных сигналов - 1. Затем по сигна, с блока управлени Я продол окуг следующую i pyniiv испытаний, не устанавлива в О блок 4, После./жончани всех п групп испытаний получают множество записанных входов. Это позвол ет локализовать неисправность, та как она находитс в элементах, св занных с записанными входами. Если необходимо устапов тъ шаъ факт, исправен или неисправен блок, то перва регистраци периодичности выходного сигнала свидетельствует о неисправности контролируемого блока. При проверке блоков пам тью работа ус4 тройства происходит в два такта: подгото- вительный и рабочий. Благодар работе бло4 каэлемёнтов И 15 на подготовительном такте на вход контролируемого блока подаетс только часть сигналов с выхода гене- ратора 1 входных сигналов. На входы блок. элементов И 16 поступает нулевой код. Входной элемент И 18 закрыт;. К выхо м блока 15 подключают входы ле- ментов логической пам ти объекта. Таким образом, в подготовительном такте элемег ты логической пам ти блока будут установ- .JieHbi в одно из возможных состо ний, соответствующее набору сигналов с генератора входных сигналов. В следующем рабочем такте состо ние ге нератора входных сигналов 1 остаетс неизменным , на выходах элементов И блока 15 будут нулевые коды, а через блок элементов И 16 сигналы (тп.) генератора входных сигналов 1 подаютс на входы контролируемого блока. В рабочем такте комбинационна часть контролируемого блока будет подвергатьс совместному действию внещних сигналов с части элементов И 16 и внутренних сигналов обратной св зи, соот ветствукмцему состо нию логической пам ти заданному на подготовительном такте. ; Состо ние генератора входных сигналов в режиме проверки блоков с пам тью должно оставатьс неизменным в течение подготовительных и рабочих тактов. Соответстве но этому работает и блок определени периодичности . Причем остальна часть устройства работает как и в случае проверки комбинационных блоков. Формула изобретени 1. Устройство дл контрол логических блоков, содержащее генератор входных си- | гналов, блок управлени , св занный с генератором входных сигналов, два блокЪ элементов И, входы которых соединены с соотвётствующими генератора входных сигналов и с первым выходом блока управлени , счетдак групп испытаний, первый вход которого соединен со вторым выходом блока yпpaEпeни i а первый выход: соединен со входом генератора входных сигналов.и с первым входом блока управлени , индикатор группы испытаний, вход которого соединен со вторым выу.одом счет чика групп испытаний, коммутатор и входной элемент И, первый вход которого со единен с выходом коммутатора, а второйс третьим выходом блока управлени , о т- ,личающее.с тем, что, с целью уве личени полноты контрол и уменьшени вре мени подготовки устройства к работе, оно содержит блок определени периодичности и индикатор периодичности, вход которого соединен с первым выходом блока периодичности и со вторымВХОДОМ блокауправлё- ни , третий вход которого соединен со вто„рым выходом блока определени периодичности и со вторым входом счетчика групп испытаний, выход входного элемента И соединен с первым входом блока определени периодичности, второй вход которого соединен с четвертым выходом блока уп- . равлени . д (54) A DEVICE FOR THE CONTROL OF LOGICAL UNITS pogo connected to the input of the first controlled logical unit. Fig. 1 shows a block diagram of the device provided; ka fig. 2 - block diagram of the input signal generator; Fig. 3 is a block diagram of a periodicity determination unit, j A device for monitoring logic blocks contains a generator of 1 input signals, a unit 2 for determining periodicity, a unit 3 of control, a counter 4 of test group, an indicator of 5 test groups, an indicator; 6 periodicity, switch 7, bus 8, non-periodic signals, bus 9, periodic signals, bus 10 synchronization signals 1II, bus 11 clock signals, bus 12 signals about the number of inputs of the controlled logic unit, bus 13 and 14 yc-i generator O input signals j and group counter, respectively. Before you start checking some; logiressky block with one output, and n in. by us (T1 sn, where -p is the number of bits of the generator of input signals -x l), it is assigned to the device, for example, by means of a connector. Moreover, the inputs of the block should be connected to the first generator of the generator. input signals. The output of the controlled unit is connected to the input of the unit 2 i for determining the periodicity. Operator, pro; In order to eject verification, it is necessary to know the number of inputs of the block under test. Opera-. the torus must specify this number of inputs to block 3; control using signals on wounds 12; For checking logical blocks with j several outputs, a switch 7 is used, the inputs of which are connected to {all outputs of the controlled block, and you are running to the input block determine the frequency 2; In addition, before starting the test, the signals from block 3, which are supplied via buses 13 and 14, are installed in the OGEG keypap 1 input signals and the 4th test group counter, accordingly, the first group of tests is established by means of the signals C; from block 4 to block 1. The number of the test group is indicated by block 5, I For checking the memory blocks, the proposed device has two ELF blocks 15, 16 and a control signal bus 17 connected to the control block. ; The signals from the output of the tested block are fed to the input of the periodicity block through. the input element And 18, which when i push the bus 19 working cycles connected with; control unit. ; The output of the generator depends on the number of inputs of the monitored unit T and the test group. The basic elements of the generator; are the T – T triggers (FIG, which, by means of the switching logic blocks LP. LP (–P + 1), are combined into a binary memory counter. The number of pa6o4H5v bits; this counter is equal to the number of inputs of the controlled block, and the clock signal in each test group, it enters the trigger input, the number of which is equal to gr; test is tested. Through this, 1 "1 shifts the counter bits relative to the inputs of the controlled block. than if the number of inputs of the controlled j" I block is equal to n, then in each group; data from 1 to tt are formed by the counters., To ensure the passage of signals from 1 flip-flop to the first (i 77), a common switch was used; the logical unit; LTCTi + l) described by the following expression PCn.i) the first group; ut1pe test- nII, and NJ 1 only in the case, when the first test group is formed; T1J- - signal about the number of inputs of the monitored unit; n {0 | if, the number of inputs of the controlled block is 1; 1 in the remaining cases; 0. j - signal from one | his exit i trigger; ; The described input signal generator i is the preferred implementation of the pre-JiaraeMoro device by the number of required elements, for example, compared to the generator using software connection of the outputs of the binary summing counter to the input of the monitored unit .1 For generating the output signals - tt and. B a unit for determining the periodicity (Fig. 3) I implements the following functions: a (v.) C; where the signal is not hyperopic, CL is the periodicity signal; a) the value of the function of the output of the controlled block on the first (second) cycle of each of the 2 pairs of cycles; c - 1 strobe. comparison resolution signal; 6 - signal for termination of the test group, equal to the operator if the generator has input-, se, p-raar l-th code 1, 1,.,., 1. Since the control unit of the 4th unit is fed by the ordered input signals .11y, then, to memorize the values of the function on the first Taifte 4 Vj of each of the 2 f pairs of the stop of the I | Chennn cycles, the D-trigger is used. The total clock signal of the recording must be given every even numbered cycle of 0, 2, 4, ...,) and the function values at even ticks will be || write to the D-trigger. Thanks to the fact that strobe signal C arrives kai. The first non-negotiable G, 3 ,,, G.V. actG achieves the implementation of the required functions by the given scheme. In the same way, on the 2-f-clock cycle in D, the trigger is recorded according to the same clock value of the output drive: V1 of the monitored block; in the first cycle, no such record e t оX j5 yo is made, the output signal of the Controlled block V is compared with the state | D of the rigger C 1, in which the value of the signal y is stored and a zero or single signal 0 is generated. The process repeats in the next pairs of cycles. If on . If all 2 pairs of cycles the ifl signal was equal to zero, then the arrival of signal 3 will generate a signal b. The triggers T1, T2 are designed to store the signals: a. - non-first-order, t) frequency of the output signal of the monitored circuit. In order to determine the periodicity of the output signal of the monitored block with n essential inputs and one output, a full set of signal- is supplied to all 30 inputs of the T1 block. ; L2, which corresponds to the n - test groups. In each next group of tests, a new input of the controlled unit, i.e. cyclically shifting the counter bits relative to the inputs of the monitored block. The frequency of the output signal of the monitored block is determined -40 in each group of tests for the equality of the output signal for all pairs of cycles 0-1, 2-3 -. Moreover, the b clock corresponds to the state O, O O, and 1 clock state 1, 1, ..., 1 binary counter. The monitored block is healthy if the frequency of the output signal is not registered at all ti test groups. Nala It should be noted that if an imbalance of values of the output signal of the monitored block is noted on the i-pair of cycles / test group, this allows you to immediately go to the i +1 test group. This makes it possible to drastically reduce the quantities L0 of the input sets as compared with the given value of P-2 j When checking the combinational units, the pregded device works as follows. Q j Under the action of signal signals arriving at the generator of 1 input signals from the clock bus 11, the state of its output signals. varies from O, O, O to 1, 1 1. i These signals are sent to the input, ode of the controlled unit. B, for iso (. Tons of input signals of the monitored block forms its output signal. The output i of the monitored block is analyzed by the BI | block 2 for determining the frequency in accordance with its previously described functions; m. For the block to work, it is received signals from busses 10 of synchronization signals (signals c (, e, c). To form a signal d, output signals are sent to control unit 3. Targets the output signal of the monitored block is not wild, then a corresponding signal is generated, which t to blocks 3 and 4, the Test is stopped, the state is changed, block 4 (the next test group is set). Input signal generator 1 is reset to O via signals from bus 13, and then the next test group starts. If the test signal is not periodic in the output of the controlled unit, then the test end signal is generated in block 3. The test of the block will be completed, in which case it is in good condition. Indicator 6 shows non-periodicity. Note that the end-of-test signal in block 3 is generated if in block 4 a test group is set up, the number of which is one more than the number of inputs of the monitored block. For this purpose, the signal about the group of tests from block 4 goes not only to block 1, but also to the block. 3. In block 3, the signals are compared; -n H (). . If the output of the monitored block is periodic, then a corresponding signal is generated, which from bus 9 goes to blocks 6 and 3. Testing is curtailed, block 6 indicates the unit is faulty, and block 5 is the output group on which the periodicity is registered. The display unit of the number of the executive group 5 allows to obtain information, on the basis of which it is possible to locate faults in the monitored block. In the case of registration of the periodicity in the block 5, the APs are known to a group of tests, for example, i, on which the periodicity is registered, also the input of the block to which, is recorded. in this test group 1 connects r. (the discharge of the generator of input signals is 1. Then, by a signal, from the control unit I continue the next i pyniiv test, not set in O block 4, After all the test groups get a plurality of recorded inputs. This allows you to locate the fault, as it is in the elements associated with the recorded inputs. If the unit needs to check whether the unit is healthy or out of order, the first recording of the output frequency indicates a fault When checking memory blocks, the operation of the device occurs in two cycles: preparatory and working. Thanks to the work of the block elements 15 on the preparatory tact, only a part of the signals from the generator output 1 of the input signals is fed to the inputs of the generator. the block of elements AND 16 receives the zero code. The input element of AND 18 is closed ;. The inputs of the logical memory of the object are connected to the outputs of block 15. Thus, in the preparatory cycle the element of the logical memory of the block will be set- .JieHbi into one of possible These states correspond to the set of signals from the input signal generator. In the next working cycle, the state of the generator of input signals 1 remains unchanged, the outputs of the elements And block 15 are zero codes, and through the block of elements And 16 signals (mn) of the generator of input signals 1 are fed to the inputs of the monitored block. In the working cycle, the combination part of the monitored block will be subjected to the joint action of external signals from a part of elements 16 and internal feedback signals corresponding to the corresponding state of the logical memory specified in the preparatory cycle. ; The state of the input signal generator in the check mode of the memory blocks must remain unchanged during the preparation and working cycles. Correspondingly, the periodicity determination unit also works. And the rest of the device works as in the case of checking the combinational blocks. Claim 1. Device for controlling logical blocks, containing a generator of input signals | control unit associated with the input signal generator, two blocks of AND elements whose inputs are connected to the corresponding input generator and the first output of the control unit, countdown of test groups, the first input of which is connected to the second output of the unit i and the first output: connected to the input of the input signal generator. and to the first input of the control unit, the test group indicator, the input of which is connected to the second output of the counter of the test group, the switch and the input element I, whose first input is from It is not connected with the switch output, and the second with the third output of the control unit, which is different from the fact that, in order to increase the completeness of control and reduce the time of preparing the device for operation, it contains a periodicity determination unit and a periodicity indicator, whose input is connected with the first output of the periodicity unit and with the second INPUT of the control unit, the third input of which is connected to the second output of the periodicity determination unit and with the second input of the test group counter, the output of the input element I is connected to the first input of the unit determine the periodicity, the second input of which is connected to the fourth output of the block up. gov. d
2. Устройство по п. 1, отличаю - щ е е с тем, что в нем генератор входных сигналов содержит триггеры, коммутируюшие логические блоки, и общий коммутирующий логический блок, причем выход К-ного триггера через (К+l)-ный уп равл$ьемый логический блок соединен со входом (К+1)-ного триггера и с соответствующим входом общего логического блока, выход ко- , торого соединен со входом первого управлэ-: емого логического блока.2. The device according to claim 1, characterized by the fact that in it the input signal generator contains triggers, switching logic blocks, and a common switching logic block, with the output of a K-th trigger via The equalized logical block is connected to the input of the (K + 1) trigger and to the corresponding input of the common logic block, the output of which is connected to the input of the first controlled logic block.
Нач. уст. Т2Early mouth T2
00
тt
еe
Фиг 2Fig 2
ИAND
1313
-ФМ 3-FM 3
99
MIMI