SU503369A1 - Device for quasi-synchronous input of binary signals - Google Patents

Description

1one

Изобретение относитс  к технике передачи двоичной информации и может использоватьс  при конструировании устройств сопр жени  независимых источников двоичной информации с групповым трактом канала св зи.The invention relates to a technique for transmitting binary information and can be used in the design of devices to interface independent sources of binary information with a group path of a communication channel.

Известно устройство дл  квазисинхронного ввода двоичных сигналов, содержащее на входе блок формировани  тактовых частот и регенерации , один выход которого соединен с информационным входом блока пам ти, а два других выхода через распределители записи и считывани  подключены к входам управлени  блока пам ти и к входам блока сравнени  скоростей соответственно.A device for quasi-synchronous input of binary signals is known, which contains a clock frequency and regeneration unit at the input, one output of which is connected to the information input of the memory unit, and the other two outputs are connected to the memory inputs of the memory unit and to the comparison unit inputs speeds respectively.

Однако из-за того, что в импульсный сигнал источника информации на передаче ввод тс  дополнительные служебные сигналы, что требует увеличени  скорости передачи в канале св зи по сравнению со скоростью источника информации, не вс  пропускна  способность канала св зи используетс  дл  передачи информации.However, due to the fact that additional service signals are introduced into the source information pulse signal, which requires an increase in the transmission speed in the communication channel compared to the information source speed, not the entire transmission capacity of the communication channel is used to transmit information.

С целью повышени  пропускной способности канала св зи в предлагаемое устройство введены элементы «ИЛИ и анализатор отсутстви  сигнала, вход которого соединен с входом блока формировани  тактовых частот и регенерации, а выход через элементы «ИЛИ подключен к входам установки начальной фазы распределителей записи и считывани , In order to increase the capacity of the communication channel, the elements “OR” and the absence of a signal analyzer are inputted into the device.

причем к вторым входам элементов «ИЛИ подключены соответствующие выходы блока сравнени  скоростей.the corresponding outputs of the speed comparison unit are connected to the second inputs of the OR elements.

На чертеже приведена структурна  электрическа  схема устройства.The drawing shows a structural electrical circuit of the device.

Устройство дл  квазисинхронного ввода двоичных сигналов содержит блок 1 формировани  тактовых частот и регенерации, один выход которого соединен с информационным входом блока 2 пам ти, а два других выхода через распределитель 3 записи и распределитель 4 считывани  подключены одновременно к входам управлени  блока 2 пам ти и к входам блока 5 сравнени  скоростей соответственно , анализатор 6 отсутстви  сигнала, вход которого соединен с входом блока 1,  вл ющимс  входом устройства, а выход через элементы «ИЛИ 7, 8 подключен к входам установки начальной фазы распределителей 3, 4, причем к вторым входам элементов «ИЛИ 7, 8 подключены соответствующие выходы блока 5 сравнени  скростей, выход блока 2 пам ти  вл етс  выходом устройства.The device for quasi-synchronous input of binary signals contains a clock frequency generation and regeneration unit 1, one output of which is connected to the information input of memory block 2, and the other two outputs are connected to the control inputs of memory block 2 via the recording distributor 3 and to inputs of speed comparison block 5, respectively, analyzer 6 no signal, the input of which is connected to the input of block 1, which is the device input, and the output through the elements OR 7, 8 is connected to the installation inputs Primer phase distributors 3, 4, and to the second input of "OR 7, 8 are connected with respective outputs skrost comparing unit 5, the output of unit 2 is a memory output device.

Устройство работает следующим образом.The device works as follows.

Информационный двоичный сигнал с входа устройства поступает на блок 1 формировани  тактовых частот и регенерации и анализатор 6 отсутстви  сигнала. В блоке 1 регенерируютс  двоичные информационные сигналы; регенерированна  информационна  последовательность поступает дл  записи на информационный вход блока 2 пам ти, содержащий N элемептоз пам ти.The information binary signal from the input of the device enters the block 1 for forming the clock frequencies and regeneration and the analyzer 6 for the absence of a signal. In block 1, binary information signals are regenerated; The regenerated information sequence is fed to the information input of the memory unit 2, containing N memory memory for recording.

Управление записью информации в элементы пам ти блока 2 осуществл етс  с помощью распределител  3 записи, работающего с информационной тактовой частотой Рипф, сигнал которой формируетс  в блоке 1 и поступает на вход распределител  3. Записанна  информационна  последовательность считываетс  с соответствующих элементов пам ти блока 2 с помощью распределител  4 считывани  с тактовой частотой /каш соответствующей тактовой частоте канала св зи. Сигнал тактовой частоты Ркан также формируетс  в блоке 1 и поступает на вход распределител  4.The management of the recording of information in the memory elements of block 2 is carried out using the recording distributor 3, operating at the Ripf information clock frequency, the signal of which is formed in block 1 and fed to the input of the distributor 3. The recorded information sequence is read from the corresponding memory elements of block 2 using a read frequency distributor 4 with a clock frequency / porridge corresponding to the clock frequency of the communication channel. A clock frequency signal, Scan, is also generated in block 1 and fed to the input of distributor 4.

С выхода блока 2 считанна  информаци  поступает на выход устройства.From the output of block 2, the read information is fed to the output of the device.

В анализаторе 6 формируетс  импульсный сигнал при отсутствии или пропадании информационного сигнала на входе устройства. Выработанный анализатором 6 импульсный сигнал через элементы «ИЛИ 7, 8 поступает на входы установки начальной фазы распределителей 3, 4, ири этом производитс  автоматическое фазирование распределителей 3, 4 так, что интервал между моментами записи и считывани  составл ет величину в тактов. Так как .Рциф Л;а1ь то происходит относительное сближение моментов записи и считывани  информационных сигналов в каждом элементе пам ти блока 2. При сближении импульсов записи и считывани  на интервал времени, меньщий половины периода тактовой частоты, блок 5 сравнени  скоростей записи и считывани  выдает импульс, который с его выходов через элементы «ИЛИ 7, 8 поступит на входы распределителей 3, 4 и произведет их начальное фазирование. Последнее приводит к «асинхронному сбою.In the analyzer 6, a pulse signal is formed in the absence or loss of the information signal at the device input. The pulse signal produced by the analyzer 6 through the elements OR 7, 8 is fed to the inputs of the initial phase setting of the valves 3, 4, and this automatically causes the valves 3, 4 to be phased so that the interval between recording and reading is equal to the clock cycles. Since Rtsif L; a1, there is a relative convergence of the moments of recording and reading information signals in each memory element of block 2. When the write and read pulses approach each other for a time interval less than half of the clock frequency period, block 5 compares the write and read speeds which from its outputs through the elements “OR 7, 8 will go to the inputs of the distributors 3, 4 and produce their initial phasing. The latter leads to “asynchronous failure.

Отстутствие в устройстве анализатора информационного сигнала обеспечивает начальное фазирование распределителей 3, 4 при каждой новой коммутации источника информации , что дает возможность значительного увеличени  временного интервала между «асинхронными сбо ми, поскольку кажда The absence of an information signal in the analyzer's device ensures the initial phasing of the distributors 3, 4 with each new switching of the information source, which makes it possible to significantly increase the time interval between "asynchronous faults, because

нова  коммутаци  источника информации на входе канала сопровождаетс  фазированием распределителей 3, 4, осуществл ющим максимальный временной разнос импульсов записи и считывани  информации.The new switching of the information source at the channel input is accompanied by phasing of the distributors 3, 4, carrying out the maximum time separation of the recording and reading pulses.

Таким образом, устройство обеспечивает ввод двоичной информации при отсутствии «асинхронных сбоев.Thus, the device provides input of binary information in the absence of "asynchronous failures.

Claims (1)

Формула изобретени Invention Formula Устройство дл  квазисинхронного ввода двоичных сигналов, содержащее на входе блок формировани  тактовых частот и регенерации , один выход которого соединен с информационным входом блока пам ти, а два других выхода через распределители записи и считывани  подключены к входам управлени  блока пам ти и к входам блока сравнени  скоростей соответственно, отличающеес  тем, что, с целью повыщени  пропускной способности канала св зи, введены элементы «ИЛИ и анализатор отсутстви  сигнала, вход которого соединен с входом блока формировани  тактовых частот и регенерации , а выход через элементы «ИЛИ подключен к входам установки начальной фазы распределителей записи и считывани , причем к вторым входам элементов «ИЛИ подключены соответствующие выходы блока сравнени  скоростей.A device for quasi-synchronous input of binary signals containing, at the input, a clock frequency and regeneration unit, one output of which is connected to the information input of the memory unit, and the other two outputs are connected to the memory control inputs and to the speed comparison unit inputs respectively, characterized in that, in order to increase the capacity of the communication channel, the elements "OR and the absence of a signal analyzer, the input of which is connected to the input of the generating unit tovyh frequencies and regeneration, and exit through the elements of the "OR connected to the inputs of the initial phase setting valves recording and reading, and to the second input of" OR connected outputs corresponding velocity comparison block. Ёу.одYo.od ВъходEntry