SU503369A1

SU503369A1 - Устройство дл квазисинхронного ввода двоичных сигналов

Info

Publication number: SU503369A1
Application number: SU1954199A
Authority: SU
Inventors: Федор Кириллович Сергиенко; Павел Аркадьевич Триодин; Борис Павлович Крысин; Владимир Николаевич Солдатов; Всеволод Константинович Георгиев
Original assignee: Войсковая Часть 25871
Priority date: 1973-07-30
Filing date: 1973-07-30
Publication date: 1976-02-15

Description

1

Изобретение относитс к технике передачи двоичной информации и может использоватьс при конструировании устройств сопр жени независимых источников двоичной информации с групповым трактом канала св зи.

Известно устройство дл квазисинхронного ввода двоичных сигналов, содержащее на входе блок формировани тактовых частот и регенерации , один выход которого соединен с информационным входом блока пам ти, а два других выхода через распределители записи и считывани подключены к входам управлени блока пам ти и к входам блока сравнени скоростей соответственно.

Однако из-за того, что в импульсный сигнал источника информации на передаче ввод тс дополнительные служебные сигналы, что требует увеличени скорости передачи в канале св зи по сравнению со скоростью источника информации, не вс пропускна способность канала св зи используетс дл передачи информации.

С целью повышени пропускной способности канала св зи в предлагаемое устройство введены элементы «ИЛИ и анализатор отсутстви сигнала, вход которого соединен с входом блока формировани тактовых частот и регенерации, а выход через элементы «ИЛИ подключен к входам установки начальной фазы распределителей записи и считывани ,

причем к вторым входам элементов «ИЛИ подключены соответствующие выходы блока сравнени скоростей.

На чертеже приведена структурна электрическа схема устройства.

Устройство дл квазисинхронного ввода двоичных сигналов содержит блок 1 формировани тактовых частот и регенерации, один выход которого соединен с информационным входом блока 2 пам ти, а два других выхода через распределитель 3 записи и распределитель 4 считывани подключены одновременно к входам управлени блока 2 пам ти и к входам блока 5 сравнени скоростей соответственно , анализатор 6 отсутстви сигнала, вход которого соединен с входом блока 1, вл ющимс входом устройства, а выход через элементы «ИЛИ 7, 8 подключен к входам установки начальной фазы распределителей 3, 4, причем к вторым входам элементов «ИЛИ 7, 8 подключены соответствующие выходы блока 5 сравнени скростей, выход блока 2 пам ти вл етс выходом устройства.

Устройство работает следующим образом.

Информационный двоичный сигнал с входа устройства поступает на блок 1 формировани тактовых частот и регенерации и анализатор 6 отсутстви сигнала. В блоке 1 регенерируютс двоичные информационные сигналы; регенерированна информационна последовательность поступает дл записи на информационный вход блока 2 пам ти, содержащий N элемептоз пам ти.

Управление записью информации в элементы пам ти блока 2 осуществл етс с помощью распределител 3 записи, работающего с информационной тактовой частотой Рипф, сигнал которой формируетс в блоке 1 и поступает на вход распределител 3. Записанна информационна последовательность считываетс с соответствующих элементов пам ти блока 2 с помощью распределител 4 считывани с тактовой частотой /каш соответствующей тактовой частоте канала св зи. Сигнал тактовой частоты Ркан также формируетс в блоке 1 и поступает на вход распределител 4.

С выхода блока 2 считанна информаци поступает на выход устройства.

В анализаторе 6 формируетс импульсный сигнал при отсутствии или пропадании информационного сигнала на входе устройства. Выработанный анализатором 6 импульсный сигнал через элементы «ИЛИ 7, 8 поступает на входы установки начальной фазы распределителей 3, 4, ири этом производитс автоматическое фазирование распределителей 3, 4 так, что интервал между моментами записи и считывани составл ет величину в тактов. Так как .Рциф Л;а1ь то происходит относительное сближение моментов записи и считывани информационных сигналов в каждом элементе пам ти блока 2. При сближении импульсов записи и считывани на интервал времени, меньщий половины периода тактовой частоты, блок 5 сравнени скоростей записи и считывани выдает импульс, который с его выходов через элементы «ИЛИ 7, 8 поступит на входы распределителей 3, 4 и произведет их начальное фазирование. Последнее приводит к «асинхронному сбою.

Отстутствие в устройстве анализатора информационного сигнала обеспечивает начальное фазирование распределителей 3, 4 при каждой новой коммутации источника информации , что дает возможность значительного увеличени временного интервала между «асинхронными сбо ми, поскольку кажда

нова коммутаци источника информации на входе канала сопровождаетс фазированием распределителей 3, 4, осуществл ющим максимальный временной разнос импульсов записи и считывани информации.

Таким образом, устройство обеспечивает ввод двоичной информации при отсутствии «асинхронных сбоев.

Claims

Формула изобретени

Устройство дл квазисинхронного ввода двоичных сигналов, содержащее на входе блок формировани тактовых частот и регенерации , один выход которого соединен с информационным входом блока пам ти, а два других выхода через распределители записи и считывани подключены к входам управлени блока пам ти и к входам блока сравнени скоростей соответственно, отличающеес тем, что, с целью повыщени пропускной способности канала св зи, введены элементы «ИЛИ и анализатор отсутстви сигнала, вход которого соединен с входом блока формировани тактовых частот и регенерации , а выход через элементы «ИЛИ подключен к входам установки начальной фазы распределителей записи и считывани , причем к вторым входам элементов «ИЛИ подключены соответствующие выходы блока сравнени скоростей.

Ёу.од

Въход