SU473180A1 - Устройство дл проверки схем сравнени - Google Patents
Устройство дл проверки схем сравнениInfo
- Publication number
- SU473180A1 SU473180A1 SU1891064A SU1891064A SU473180A1 SU 473180 A1 SU473180 A1 SU 473180A1 SU 1891064 A SU1891064 A SU 1891064A SU 1891064 A SU1891064 A SU 1891064A SU 473180 A1 SU473180 A1 SU 473180A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- trigger
- inputs
- output
- comparison circuits
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано при реализации техннческих средств цифровой автоматики и ЭЦВМ.
Известны устройства дл проверки схем сравнени , содержапдие два двоичных счетчика , выходы разр дов которых подключены ко входам провер емой схемы сравнени , триггер и элемент неравнозначности.
Однако известные устройства сложны, и проверка -схем сравнени с их помощью трудоемка .
Целью изобретени вл етс упрощение устройства и процесса проверки схем сравнени .
Эта цель достнгаетс тем, что в нредложенном устройстве выходы переполнени двоичных счетчиков соединены со входами триггера , один из выходов которого и выход провер емой схемы сравнени соединены со входамн элемента неравнозначности, выход которого подключен ко входу индикатора. Входы обоих двоичных счетчиков соединены с шиной тактовых сигналов, а вход одного из них - со входной щиной предварительной установки.
Блок-схема устройства представлена на чертеже.
Устройство содержит двоичные счетчики 1,
2, триггер 3, элемент неравнозначности 4 и индикатор 5.
Устройство работает следующим образом. Церед началом проверки схемы сравнени 6 счетчики 1 и 2 устанавливаютс в нулевое положение (цепи сброса на чертеже не показаны ). Затем в счетчпк 2 записываетс число п, и на вход обоих двоичных счетчиков нодаютс тактовые нмпульсы. Прн переполнении счетчика 2 в триггер 3 записываетс единица, а прн нереполнении счетчика 1 триггер 3 устанавливаетс в нулевое положение . В интервал времени после 1 мпульса переполненн счетчика 1 и до импульса перенолнепи счетчика 2 содержимое счетчика 1 меньще содержнлюго счетчнка 2 (при исправном состо нии схемы сравненн 6 на ее выходе должен быть сигнал «О). В интервал времени после импульса переполнени счетчика 2 и до импульса переполнени счетчика 1 содержимое счетчика 1 больще содержимого счетчика 2 (при исправном состо нии схемы сравненн 6 на ее выходе должен быть сигнал «1). В указанные интервалы времени
триггер 3 находитс соответственно в состо ни х «О и «1. Если па элемент неравнозначностн 4 поступают с триггера 3 и схемы сравнени 6 одинаковые сигналы (или «О, или «1 по обоим входам одновременно), то
на выходе элемента неравнозначности 4 присутствует сигнал «О, при котором индикатор 5 выключен. При неисправном состо нии схемы сравнени 6 на ее выходе ио вл ютс сигналы «О и «1 в моменты времени, когда триггер 3 находитс в противоположных состо ни х . В результате на выходе элемента неравнозначности 4 начинают по вл тьс сигналы «1, которые включают индикатор 5 (в состав индикатора может входить расширитель импульсов на одновибраторе или триггер дл включени индикации после первого сбо схемы сравнени 6). В св зи с тем, что содержимое двоичных счетчиков 1 и 2 непрерывно измен етс , проверка схемы сравнени 6 проводитс при разных сигналах на ее входах, что повышает надежность ее контрол .
Предмет изобретени
Устройство дл проверки схем сравнени , содержащее два двоичных счетчика, выходы
разр дов которых подключены ко входам провер емой схемы сравнени , триггер, элемент неравнозначности и индикатор, отличающеес тем, что, с целью упрощени устройства , в нем выходы переполнени двоичных
счетчиков соединены со входами триггера, один из выходов которого и выход провер емой схемы сравнени соединены со входами элемента неравнозначности, выход которого подключен ко входу индикатора; причем входы обоих двоичных счетчиков соединены с шиной тактовых сигналов, а вход одного из них - с входной шиной предварительной установки.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1891064A SU473180A1 (ru) | 1973-03-09 | 1973-03-09 | Устройство дл проверки схем сравнени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1891064A SU473180A1 (ru) | 1973-03-09 | 1973-03-09 | Устройство дл проверки схем сравнени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU473180A1 true SU473180A1 (ru) | 1975-06-05 |
Family
ID=20544763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1891064A SU473180A1 (ru) | 1973-03-09 | 1973-03-09 | Устройство дл проверки схем сравнени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU473180A1 (ru) |
-
1973
- 1973-03-09 SU SU1891064A patent/SU473180A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU473180A1 (ru) | Устройство дл проверки схем сравнени | |
US3056108A (en) | Error check circuit | |
US3505593A (en) | Method and apparatus for testing and adjusting delay lines by digital techniques | |
SU378850A1 (ru) | УСТРОЙСТВО дл УПРАВЛЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ'^ ^^i.'v.'UiiJdHAyrы-жт-мт^^ЕШ | |
SU1218386A1 (ru) | Устройство дл контрол схем сравнени | |
SU1361560A1 (ru) | Устройство дл контрол схем сравнени | |
SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
SU378875A1 (ru) | Всесоюзна?: i | |
SU879654A1 (ru) | Устройство дл контрол кольцевого регистра сдвига | |
SU1012264A1 (ru) | Устройство дл проверки схем сравнени | |
SU1485224A1 (ru) | Устройство для ввода информации | |
SU434609A1 (ru) | Устройство контроля тактовой синхронизации | |
SU813434A1 (ru) | Устройство дл контрол регистраСдВигА | |
SU1084901A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1711209A1 (ru) | Устройство дл определени параметров технического обслуживани издели | |
SU1183968A1 (ru) | Устройство для контроля логических блоков | |
SU416883A1 (ru) | ||
SU388263A1 (ru) | Устройство для контроля счетчика | |
SU560340A1 (ru) | Делитель частоты с обнаружением устойчивых отказов | |
SU1437987A1 (ru) | Цифровой временной дискриминатор | |
SU1338028A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU1348838A2 (ru) | Система дл контрол электронных устройств | |
SU1048579A1 (ru) | Устройство дл контрол счетчика | |
JPS5457924A (en) | Data input device | |
SU681428A1 (ru) | Устройство дл выбора минимального числа |