SU458101A1 - Decimal counter - Google Patents
Decimal counterInfo
- Publication number
- SU458101A1 SU458101A1 SU1894319A SU1894319A SU458101A1 SU 458101 A1 SU458101 A1 SU 458101A1 SU 1894319 A SU1894319 A SU 1894319A SU 1894319 A SU1894319 A SU 1894319A SU 458101 A1 SU458101 A1 SU 458101A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- trigger
- input
- counter
- counting
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к вычислительной технике и может быть использовано в счетчиках количества импульсов.The invention relates to computing and can be used in counters of the number of pulses.
Известен счетчик, содержащий четыре триггера со счетными входами и схему И-НЕ, причем единичные выходы второго и третьего триггеров соединены со счетными входами соответственно третьего и четвертого триггеров , нулевой выход первого триггера соединен с входом схемы И-НЕ, выход -которой соединен с нулевым входом второго триггера.A counter is known that contains four flip-flops with counting inputs and an NAND scheme, the single outputs of the second and third flip-flops are connected to the counting inputs of the third and fourth triggers, respectively, the zero output of the first flip-flop is connected to the input of the NAND circuit, the output of which is connected to zero the input of the second trigger.
Однако известный счетчик характеризуетс сложностью схемы, заключающейс в применении дл управлени вторым триггером разнотипных логических схем ИЛИ-И (ключ К), что, кроме того, снижает общее быстродействие счетчика на врем задержки в этой цепочке .However, the well-known counter is characterized by the complexity of the scheme consisting in applying for the control of the second trigger of different types of OR-AND logic circuits (key K), which, in addition, reduces the total speed of the counter by the delay time in this chain.
Целью изобретени вл етс упрощение счетчика.The aim of the invention is to simplify the counter.
Дл этого единичный вход первого триггера соединен с единичным входом второго триггера, счетные входы первого и второго триггеров объединены, единичные выходы третьего и четвертого триггеров соединены с входами схемы И-ИЕ.For this, the single input of the first trigger is connected to the single input of the second trigger, the counting inputs of the first and second triggers are combined, the single outputs of the third and fourth triggers are connected to the inputs of the I-IE circuit.
На чертеже приведена блок-схема счетчика.The drawing shows the block diagram of the counter.
Дес тичный счетчик, работающий в коде 4221, со счетным входом Е содержит потенциальные триггеры 1, 2, 3, 4. Счетные входы триггеров 1 и 2 соединены между собой. Единичный выход В триггера 2 соединен со счетным входом триггера 3, а единичный выход С триггера 3 соединен со счетным входом триггера 4.A decimal counter operating in code 4221 with a counting input E contains potential triggers 1, 2, 3, 4. The counting inputs of triggers 1 and 2 are interconnected. The unit output B of the trigger 2 is connected to the counting input of the trigger 3, and the unit output C of the trigger 3 is connected to the counting input of the trigger 4.
В каждом триггере единичный выход соединен с входом нулевого плеча, а нулевой выход (нулевой выход отмечен кружком) с входом единичного плеча. На входы схемы И-НЕ 5 подключены единич-ные выходы С и Д тр 1ггеров 3, 4 и нулевой выход А триггера 1. Выход схемы И-НЕ 5 соединен с входом нулевого плеча триггера 2. Кнопка 6 подключена одним контактом к установочным входам триггеров 1, 2, 3, 4, а другим контактом - к минусу источника питани .In each trigger, the unit output is connected to the input of the zero arm, and the zero output (zero output is indicated by a circle) with the input of the unit arm. To the inputs of the circuit AND-NOT 5, single outputs C and D of Trg 1ggers 3, 4 and zero output A of the trigger 1 are connected. The output of the circuit IS-NOT 5 is connected to the input of the zero arm of the trigger 2. Button 6 is connected by one contact to the setup inputs of the trigger 1, 2, 3, 4, and another contact - to the minus of the power source.
Счетчик работает следующим образом.The counter works as follows.
Нажатием кнопки 6 на единичных выходахPressing button 6 on single exits
A,В, С, Д каждого триггера устанавливают низкий потенциал, а на нулевых выходах А,A, B, C, D of each trigger establish a low potential, and at zero outputs A,
B,С, Д - высокий потенциал. На счетный вход Е счетчика подают пр моугольные импульсы положительной пол рности. В этом случае счетчик работает в коде 4221. Отличительной особенностью счетчика вл етс управление работой второго триггера 2 путем использовани входной логики этого триггера и доиолиительной схемы И-НЕ 5. Опрокидывание второго триггера 2 из состо ни «О в «1 происходит при условии, что перед приходом счетного имиульса триггер 1 находитс в единичном состо нии, т. е. на единичном выхо3B, C, D - high potential. Rectangular pulses of positive polarity are fed to the counter input E of the counter. In this case, the counter operates in code 4221. A distinctive feature of the counter is to control the operation of the second trigger 2 by using the input logic of this trigger and the equivalent AND-NOT scheme 5. The second trigger 2 from the state "O to" 1 rolls over, provided that Before the arrival of a counting imiuls, trigger 1 is in a single state, i.e., on a single output 3
де А триггера 1 был высокий потенциал. Олрокидывание второго триггера 2 из состо ни «О в «1 -происходит при условии, что состо ни триггеров 1, 3, 4 перед приходом счетного импульса на вход Е счетчика не имеют одновременно следующих значений «О, «1, «1 соответственно. Код числа счетчика получают с выходов единичных плеч А, В, С, Д триггеров 1, 2, 3, 4.de A trigger 1 had a high potential. The second flip-flop 2 from the state “O to” 1-occurs, provided that the states of the triggers 1, 3, 4 before the arrival of the counting pulse at the input E of the counter do not simultaneously have the following values, “O,” 1, “1, respectively. The counter number code is obtained from the outputs of the unit arms A, B, C, D of the flip-flops 1, 2, 3, 4.
Предмет изобретени Subject invention
Дес тичный счетчик, содержащий четыре триггера со счетными входами и схему И-A decimal counter containing four triggers with counting inputs and an AND- circuit
НЕ, причем единичные выходы второго и третьего триггеров соединены со счетными входами соответственно третьего и четвертого триггеров, нулевой выход первого триггера соединен с входом схемы И-НЕ, выход которой соединен с нулевым входом второго триггера , отличающийс тем, что, с целью упрощени , единичный вход первого триггера соединен с единичным входом второго триггера , Счетные входы первого и второго триггеров объединены, единичные выходы третьего и четвертого триггеров соединены с входами схемы И-НЕ.NO, the unit outputs of the second and third flip-flops are connected to the counting inputs of the third and fourth flip-flops, respectively; the zero output of the first flip-flop is connected to the input of the AND-NAND circuit, the output of which is connected to the zero input of the second flip-flop, which is simple the input of the first trigger is connected to the single input of the second trigger, the counting inputs of the first and second triggers are combined, the single outputs of the third and fourth triggers are connected to the inputs of the NAND circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1894319A SU458101A1 (en) | 1973-03-09 | 1973-03-09 | Decimal counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1894319A SU458101A1 (en) | 1973-03-09 | 1973-03-09 | Decimal counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU458101A1 true SU458101A1 (en) | 1975-01-25 |
Family
ID=20545684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1894319A SU458101A1 (en) | 1973-03-09 | 1973-03-09 | Decimal counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU458101A1 (en) |
-
1973
- 1973-03-09 SU SU1894319A patent/SU458101A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU458101A1 (en) | Decimal counter | |
SU766021A1 (en) | Counter with counting coefficient 2 + 1 | |
GB942219A (en) | Improvements in or relating to digital electrical calculating apparatus | |
SU373890A1 (en) | ALL-UNION I | |
SU544133A1 (en) | Reversible Binary Counter | |
SU381172A1 (en) | BINARY DECIMAL COUNTER | |
SU435524A1 (en) | POSSIBLE-PERFORMANCE DEVICE | |
SU410560A1 (en) | ||
SU503237A1 (en) | Multiplex multiplier | |
SU839068A1 (en) | Repetition rate scaler with n and n+1 countdown ratio | |
SU409386A1 (en) | DECIMAL COUNTER | |
SU381171A1 (en) | BINARY PULSE COUNTER | |
SU455493A1 (en) | Reversible Binary Counter | |
SU660272A1 (en) | Decimal counter | |
SU416692A1 (en) | ||
SU518003A1 (en) | Reversible decimal pulse counter | |
SU517164A1 (en) | Pulse counter with controllable conversion factor | |
SU447850A1 (en) | Pulse counter | |
SU824446A1 (en) | Reversible binary coded decimal pulse counter | |
SU425356A1 (en) | TRIGGER WITH COUNTABLE INPUT | |
SU149579A1 (en) | Automatic device for statistical control of product quality by grouping method | |
SU426325A1 (en) | RING THREE-PHASE DISTRIBUTION IMPULSES | |
SU406321A1 (en) | COUNTER OF PULSES ON POTENTIAL LOGICAL ELEMENTS | |
SU430366A1 (en) | SENSOR RANDOM NUMBERS | |
SU375651A1 (en) | FREQUENCY-PULSE MULTIPLE-PERFORMANCE DEVICE- ^ |