SU410560A1 - - Google Patents

Description

Изобретение относитс  к области импульсной техники и может быть использовано в радиоизмерительных приборах и цифровых вычислительных устройствах дл  преобразовани  кодов и масштабов.The invention relates to the field of pulse engineering and can be used in radio measuring devices and digital computing devices for converting codes and scales.

Известны делители частоты с нечетным коэффициентом т, состо щие из га триггеров, срабатывающих по заднему фронту импульса, поданного на вход делител , выходами соединенных со входами схемы совпадени , причем входом делител   вл етс  счетный вход первого триггера, счетный вход каждого последующего триггера св зан с единичным выходом предыдущего, а единичный выход последнего триггера  вл етс  выходом делител .Frequency dividers with an odd coefficient m are known, consisting of hectares of triggers triggered by a falling edge of a pulse applied to the divider input, outputs connected to the inputs of the coincidence circuit, the divider input being the count input of the first trigger, the count input of each successive trigger connected the unit output of the previous one, and the unit output of the last trigger is the output of the divider.

Однако известные делители недостаточно надежны в работе.However, the known dividers are not reliable enough in operation.

Целью изобретени   вл етс  новыщение надежности работы делител .The aim of the invention is to improve the reliability of the divider.

Это достигаетс  тем, что схема совпадени  имеет дополнительный вход, на который поданы импульсы, парафазные входным импульсам , а выход схемы совпадени  соединен со счетными входами соответствующих триггеров .This is achieved by the fact that the coincidence circuit has an additional input, to which pulses are applied, paraphase to the input pulses, and the output of the coincidence circuit is connected to the counting inputs of the corresponding triggers.

На чертеже изображена блок-схема делител  частоты с нечетным коэффициентом m 5.The drawing shows a block diagram of the frequency divider with an odd coefficient of m 5.

Делитель частоты с нечетным коэффициентом m 5 состоит из трех (п 3) триггеров 1, 2 и 3, срабатывающих по заднему фронту приход щего импульса, и схемы совпадени  4.A frequency divider with an odd ratio of m 5 consists of three (p 3) triggers 1, 2, and 3 triggered on the falling edge of the incoming pulse, and a coincidence circuit 4.

Входом делител  частоты  вл етс  счетный вход 5 триггера 1, схема совпадени  4 имеет дополнительный вход 6, а выходом делител   вл етс  счетный вход 7 триггера 3. Единичный выход триггера 1 соединен со счетным входом триггера 2, единичный выход которого, в свою очередь, св зан со счетным входом триггера 3. Единичные выходы триггеров 1, 2 и 3 соединены со входами схемы совпадени  4.The input of the frequency divider is the counting input 5 of the trigger 1, the matching circuit 4 has an additional input 6, and the output of the divider is the counting input 7 of the trigger 3. The unit output of the trigger 1 is connected to the counting input of the trigger 2, the unit output of which, in turn, is connected to the counting input of trigger 3. The single outputs of triggers 1, 2, and 3 are connected to the inputs of the coincidence circuit 4.

Входные импульсы подаютс  на счетный вход 5 триггера 1, на вход 6 схемы совпадени  4 подаютс  импульсы, парафазные входным . Выходные импульсы, частота повторени  которых  вл етс  частотой входных импульсов , деленной на нечетный коэффициент m 5, снимаютс  с единичного выхода 7 триггера 3. Выход схемы совпадени  4, используемой в качестве формировател  сигналов обратной св зи, соединен со счетными входами триггеров 1 и 2.The input pulses are fed to the counting input 5 of the flip-flop 1, to the input 6 of the coincidence circuit 4, the pulses are paraphase input. The output pulses, the repetition frequency of which is the frequency of the input pulses divided by an odd factor of m 5, are removed from the single output 7 of the trigger 3. The output of the coincidence circuit 4, used as a feedback signal generator, is connected to the counting inputs of the triggers 1 and 2.

Делитель частоты работает следующим образом . Если начальное состо ние делител  - нулевое , то с приходом на вход 5 четвертого но пор дку входного импульса триггеры 1 и 2 устаиов тс  в нулевое положение, а триггер 3 в единичное. Делитель при этом работает в режиме обычного двоичного делител  частоты , поскольку не формируетс  сигнал обратной св зи. Соответствующий четвертому входному импульсу парафазный импульс, поступающий на вход 6, пройдет через схему совпадени  4 и в качестве сигнала обратной св зи поступит на счетные входы триггеров 1 и 2, перевод  их в единичное состо ние по своему заднему фронту. Тем самым исключаетс  возможность искажени  сигнала обратной св зи за счет не одновременного срабатывани  триггеров I и 2. П тый входной импульс переведет триггеры 1, 2 и 3 в нулевое состо ние, на выходе 7 сформируетс  выходной импульс, а делитель вернетс  в исходное состо ние.The frequency divider works as follows. If the initial state of the divider is zero, then with the arrival at the input 5 of the fourth but the order of the input pulse, the triggers 1 and 2 are reset to the zero position, and the trigger 3 is at the unit position. The divider in this case operates in the normal binary frequency divider mode, since no feedback signal is generated. The paraphase pulse corresponding to the fourth input pulse, which enters input 6, passes through the coincidence circuit 4 and, as a feedback signal, arrives at the counting inputs of the flip-flops 1 and 2, translating them into a single state at its trailing edge. This eliminates the possibility of distorting the feedback signal by not triggering the triggers I and 2 simultaneously. A fifth input pulse triggers the triggers 1, 2 and 3 to the zero state, an output pulse is generated at output 7, and the divider returns to the initial state.

Предмет изобретени Subject invention

Делитель частоты с нечетным коэффициентом т, состо щий из   триггеров, срабатывающих по заднему фронту импульса, поданного на вход делител , выходами соединенных со входами схемы совпадени , причем входом делитеЛ   вл етс  счетный вход первого триггера , счетный вход каждого последую1цего триггера св зан с единичным выходом предыдущего , а единичный выход последнего триггера  вл етс  выходом делител , отличающ и и с   тем, что, с целью повыщенй  надежности работы делител , схема совпадени  имеет дополнительный вход, на который поданы импульсы, парафазные входным импульсам , а выход схемы совпадени  соединен to счетными входами соответствующих трйггеров .A frequency divider with an odd coefficient m, consisting of triggers triggered by a falling edge of a pulse applied to the divider input, outputs connected to the inputs of the coincidence circuit, the divider's input being the counting input of the first trigger, the counting input of each subsequent trigger triggering with the single output the previous one, and the single output of the last trigger is the output of the divider, which is also distinguished by the fact that, in order to increase the reliability of the divider, the coincidence circuit has an additional input to which mpulsy, paraphase input pulse and the output of the coincidence circuit is connected to the counting inputs of respective tryggerov.