SU430512A1 - REVERSIBLE IMPULSE COUNTER - Google Patents

REVERSIBLE IMPULSE COUNTER

Info

Publication number
SU430512A1
SU430512A1 SU1763766A SU1763766A SU430512A1 SU 430512 A1 SU430512 A1 SU 430512A1 SU 1763766 A SU1763766 A SU 1763766A SU 1763766 A SU1763766 A SU 1763766A SU 430512 A1 SU430512 A1 SU 430512A1
Authority
SU
USSR - Soviet Union
Prior art keywords
trigger
counting
pulse
input
circuit
Prior art date
Application number
SU1763766A
Other languages
Russian (ru)
Original Assignee
Г. Т. Евсеев , В. Г. Артюхов
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Г. Т. Евсеев , В. Г. Артюхов filed Critical Г. Т. Евсеев , В. Г. Артюхов
Priority to SU1763766A priority Critical patent/SU430512A1/en
Application granted granted Critical
Publication of SU430512A1 publication Critical patent/SU430512A1/en

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1one

Изобретение относитс  к области радиоэлектроники , автоматики и вычислительной техники.The invention relates to the field of electronics, automation and computer technology.

Известен реверсивный счетчик импульсов, содержащий счетчик импульсов на фазоимпульсных многоустойчивых элементах со схемой выделени  сигнала заема со старшего разр да, с источником импульсов вспомогательной опорной последовательности и с триггером заема младшего разр да, триггер знака с коммутатором каналов пр мого и обратного счета.A reversible pulse counter is known, which contains a pulse counter on phase-pulse multi-stable elements with a high-level borrowing signal extraction circuit, with a source of pulses of an auxiliary reference sequence and with a lower-order borrowing trigger, and a sign trigger with a forward and reverse counting channel switch.

Цель изобретени  - упрош.ение счетчика.The purpose of the invention is to streamline the counter.

Дл  этого выход схемы выделени  сигнала заема со старшего разр да соединен с первым входом дополнительно введенной схемы фазовой установки, второй вход которой через элемент задержки соединен с источником импульсов вспомогательной опорной носледовательности , а выход .соединен со входом триггера заема младшего разр да и со счетным входом триггера знака.For this purpose, the output of the high-resolution loan isolation circuit is connected to the first input of an additionally introduced phase setting circuit, the second input of which is connected to the source of the pulses of the auxiliary reference loop through the delay element, and the output is connected to the lower-trigger trigger input and the counting input trigger sign.

На чертеже представлена схема предлагаемого счетчика.The drawing shows the scheme of the proposed counter.

При переходе в нроцессе счёта через нулевое состо ние, если счет совершаетс  в. обратном направлении (в сторону уменьшени ), первый же импульс, поступивший на вход 1 обратного счета, проходит по каналу обратного счета через схему 2 выделени  импульса заема старшего разр да на схему 3 фазовой установки, на второй вход которой подаютс  импульсы вспомогательной опорной носледовательности элемента 4 задержки черезWhen the account proceeds through the zero state in the process, if the account is made in. the opposite direction (downward), the first impulse received at the input 1 of the counting, passes through the counting channel through the high-level borrowing pulse separation circuit 2 to the phase setting circuit 3, to the second input of which the pulses of the auxiliary reference leg 4 are fed delays through

элемент 5 задержки или без него. Импульс со схемы 3 переключает по счетному входу триггер 6 знака, который коммутирует входы пр мого 7 и обратного } счета через схемы «И 8 коммутатора 9 каналов пр мого и обратного счета на входах устройств 10, 11. Элемент задержки необходим при работе счетчика в реашме одновременного счета по каналам пр мого и обратного счета.element 5 delay or without it. The impulse from the circuit 3 switches on the counting input a trigger of 6 characters, which commutes the inputs of forward 7 and reverse} counts through the AND8 switch circuits 9 channels of forward and reverse counting at the inputs of devices 10, 11. The delay element is necessary when the counter is operating in the reshmme simultaneous counting via forward and reverse counting channels.

Одновременно с выхода схемы 3 импульс через схему «ИЛИ 12 поступает на вход триггера 13 заема младшего разр да, благодар  чему исключаетс  сквозной заем в разр дах , так как длительность импульса заемаAt the same time, from the output of circuit 3, the pulse through the circuit OR 12 is fed to the input of the trigger 13 of the low-order loan, due to which a through loan in the bits is excluded, since the duration of the loan impulse

на выходе триггера 13 меньше длительности периода тактовых импульсов. Кроме того, импульс с выхода схемы 3 через элемент 14 задержки и схему «ИЛИ 15 поступает на счетный вход младшего разр да фазоимпульсногоat the output of the trigger 13 is less than the duration of the period of clock pulses. In addition, the pulse from the output of circuit 3 through the delay element 14 and the circuit “OR 15 is fed to the lower-order counting input of the pulse-phase pulse

многоустойчивого элемента J6. Врем  задержки элемента 14 определ етс  синхронизируюШ .ИМИ импульсами вспомогательной тактовой последовательности с выхода генератора 17. Таким образом, с помошью триггера 6 знакаmulti-stable element j6. The delay time of the element 14 is determined by synchronizing the MI pulses of the auxiliary clock sequence from the output of the generator 17. Thus, with the help of a trigger 6 characters

на выходе 18 по вл етс  сигнал знака «минус , а в младшем разр де элемента 16 устанавливаетс  значение «единица.At output 18, a "minus" sign appears, and in the low-order section of element 16, the value "one" is set.

При переходе в процессе счета через нулевое состо ние, если счет совершаетс  в сторону увеличени  (из области отрицательных в сторону положительных чисел), первый же импульс, поступивший на вход 7 пр мого счета проходит по каналу обратного счета, и на выходе схемы 3 совпадении по вл етс  импульс , переключающий триггер 6 Знака в состо ние , соответствующее положительному числу. На выходе 19 триггера 6 по вл етс  сигнал знака «плюс. Таким образом, на выходах 20 счетных разр дов элемента 16 информаци  дл  положительных и отрицательных чисел представлена в пр мом фазоимпульсном коде.When passing through the zero state in the counting process, if the counting is made upwards (from the region of negative to positive numbers), the first impulse received at the input 7 of the direct counting goes through the counting channel, and the output of circuit 3 coincides with is a pulse that switches the trigger of the 6 Sign to the state corresponding to a positive number. At output 19 of trigger 6, a plus sign appears. Thus, at the outputs 20 of the countable bits of the element 16, information for positive and negative numbers is presented in the forward phase-pulse code.

На чертеже цифрой 21 обозначена опорна   чейка.In the drawing, reference numeral 21 denotes the reference cell.

1one

Предмет изобретейй Inventory

Реверсивный счетчик импульсов, содержащий счетчик импульсов на фазоимпульсных многоустойчивых элементах со схемой выделени  сигнала заема со старшего разр да, с источником импульсов вспомогательной опорной последювательности и с Т|риггер01М заема младшего разр да, триггер злакаA reversible pulse counter containing a pulse counter on phase-pulse, multi-stable elements with a high-level borrowing signal extraction circuit, with a source of pulses of an auxiliary reference sequence and with T | rigger 01M loan of a lower bit, cereal trigger

с коммутатором каналов пр мого и обратного счета, отличающийс  тем, что, с целью упрощени  счетчика, в нем выход схемы выделени  сигнала заема со старшего разр да соединен с первым входом дополнительно введенной схемы фазовой установки, второй вход которой через элемент задержки соединен с источником импульсов вспомогательной опорной последовательности, а выход соединен со входом триггера заема младшего разр да иwith a forward and reverse counting channel switch, characterized in that, in order to simplify the counter, in it the output of the high-resolution loan isolation circuit is connected to the first input of the additionally introduced phase setting circuit, the second input of which is connected to the pulse source through a delay element auxiliary reference sequence, and the output is connected to the trigger input of the low-order loan and

со счетны.м входом триггера знака.with a counting sign trigger entry.

SU1763766A 1972-03-24 1972-03-24 REVERSIBLE IMPULSE COUNTER SU430512A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1763766A SU430512A1 (en) 1972-03-24 1972-03-24 REVERSIBLE IMPULSE COUNTER

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1763766A SU430512A1 (en) 1972-03-24 1972-03-24 REVERSIBLE IMPULSE COUNTER

Publications (1)

Publication Number Publication Date
SU430512A1 true SU430512A1 (en) 1974-05-30

Family

ID=20507875

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1763766A SU430512A1 (en) 1972-03-24 1972-03-24 REVERSIBLE IMPULSE COUNTER

Country Status (1)

Country Link
SU (1) SU430512A1 (en)

Similar Documents

Publication Publication Date Title
SU430512A1 (en) REVERSIBLE IMPULSE COUNTER
GB1366472A (en) Phasesynchronising device
SU712938A1 (en) Generator of functions non-coincidental in time
SU437231A1 (en) Pulse counting counter
SU411465A1 (en)
SU970706A1 (en) Counting device
SU1462282A1 (en) Device for generating clocking pulses
SU432478A1 (en) DEVICE FOR PLAYING SIGNALS OF PULSE
SU1543401A1 (en) Digital function generator
SU918129A1 (en) Device for controlling thyristorized pulsed converter of electric railway vehicles
SU1529207A1 (en) Device for input of digital information
SU921094A1 (en) Decimal counter
SU483686A1 (en) Device for forming contours of printed characters
SU484564A1 (en) Discrete pulse drive
SU432545A1 (en) CONTROL DEVICE
SU1213525A1 (en) Generator of pulse duration
SU790220A1 (en) Pulse delay device
SU739624A1 (en) Time pick-up for training device
SU463234A1 (en) Device for dividing cycle time into fractional number of intervals
SU585608A1 (en) Frequency divider
SU869004A1 (en) Pulse delay device
SU450162A1 (en) Tunable phase-pulse multi-stable element
SU489248A1 (en) Morse code shaper
SU928352A1 (en) Digital frequency multiplier
SU542338A1 (en) Periodic pulse frequency multiplier