SU422090A1 - Селектор импульсной последовательности - Google Patents

Description

1

Изобретение относитс  к области автоматики и импульсной техники.

Известны устройства селекции и.мнульсной носледовательности, содержащие триггеры, схе.мы «PI, «ИЛИ, «ИЕ.

С целью упрощени  схемы в нредлагаемо.м устройстве вход селектора соединен с входом схемы задержки, с одним из входов схемы «риШ н с одним из входов схемы «И, а выход схемы задержки подключен к другому входу схемы «ИЛИ, выход которой соединен со счетным входо.м триггера, единичным выходом через схему задержки подключенного к другому входу схемы совпадени .

Иа фиг. 1 приведена функциональна  схема предлагаемого селектора; на фнг. 2 - временна  диаграмма, по сн юща  работу селектора в различных точках, приведенных на фиг. 1.

Схема задержки / сдвигает импульсную последовательность на заданное врем  т и определ ет селективные импульсы, так как на выходе селектора будут лишь имнульсы, интервал между которыми удовлетвор ет условию Тс т.

Периоды следованн  и.мнульсов в носледовательности могут лежать в диапазоне от со

Селектор работает следующим образом.

Контролируема  последовательность подаетс  на схему задержки / (врем  задержки т), на один из входов схемы «ИЛИ 2 и на однн из входов схемы совпадени  «И 3. Задержанный

сигнал подаетс  во второй вход схемы «ИЛИ 2, выход которой подключен к счетному входу триггера 4. Предположнм, что начальное состо ние триггера 4 нулевое н при запуске триггера 4 нриорптет имеют контролируемые импульсы по сравпению с импульсами с выхода схемы задержки /.

Разрешающи уровень с единичного выхода триггера 4 через схему задержки 5 (врем  задержки равно времени переброса триггера 4)

поступает на второй вход схемы совпадени  3. Иа выход схемы совнадени  3 проход т лнщь

импульсы, интервал между которыми т

т.

Предмет изобретени  Селектор и.тульсиой последовательностн, содержащий схемы задержки, триггер, схемы «И и «ИЛИ, отличающийс  тем, что, с целью упрощени  схемы, вход селектора соединен с входом схемы задержки, с одним из входов схемы «ИЛИ и с одним из входов схемы «И, а выход схемы задержки соединен с другим входом схемы «ИЛИ, выход которой подключен к счетному входу триггера, единичным выходом через схему задерл ки соединенного с другим входом схемы совпадени .

д

„LIl..l. JL J1±. J. .... J, J L rL A JlJ-L, . . Фу.1 /uJLJLJL n Tl II 1 „ JL