SU1495998A1 - Преобразователь кода - Google Patents

Abstract

Изобретение относитс  в вычислительной технике и может быть использовано в системах передачи информации. Цель изобретени  - повышение быстродействи  преобразовател  за счет сокращени  времени задержки формировани  выходных сигналов при преобразовании кода Манчестера в код БВН. Кроме того, обеспечиваетс  достоверна  работа не только после изменени  состо ни  входного кода с "0" на "1", но также и при изменении состо ни  с "1" на "0". Преобразователь кода содержит два элемента 1 и 5 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, триггер 3, элемент 4 И и элемент 6 равнозначности. 2 ил.

Description

&

ее сл

ko со

00

Фие.1

Изобретение относитс  к вычисли- .тельной технике и может быть исполь- |зовано в системах передачи информа- |ции.

I Целью изобретени   вл етс  повы- 1шение быстродействи  преобразовател 

На фиг. 1 представлена функцио- нальна  схема преобразовател ; на 1ФИГ. 2 - временные диаграммы, по с |н ющие работу преобразовател . I Преобразователь кода содержит |первый элемент 1 задержки, элемент ИСКЛЮЧАЮЩЕЕ или 2 триггер 3, элемент И 4, второй элемент 5 задержки и элемент 6 равнозначности и имеет вход 7, первый 8 и второй 9 выходы.

На фиг. 2 обозначены следующие сигналы: а - сигнал на входе 7; б - логическа  информаци ; в - сиг- нал на первом выходе элемента 1; г - сигнал на втором выходе элемента 1; д. - сигнал на выходе элемента 6; е - сигнал на выходе элемента 5; ж - сигнал на выходе элемента 4; 3, и - сигналы на выходах триггера 3; к - сигнал на выходе 8. I Преобразователь кода работает iследующим образом.

На вход 7 преобразовател  посту- .пают данные в коде Манчестера, coof- ;Ветствующие логической информагщи. Элемент 1 задержки задерживает вход- ные сигналы по первому выходу в пре- ;делах от времени переключени  эле- мента И 4 до 1/2 тактового интервала а по второму выходу задержка равна 1/2 тактового интервала Сигнал с выхода элемента 6 равнозначности непосредственно и через второй элемент 5 задержки, величина которой может л-ежать в пределах от величины задержки в. элементе И 4 до этой величины плюс 1/2 тактового интервала, поступает на входы элемента И 4. Сигнал . с выхода элемента И 4 передним фронтом тактирует входные данные, посту

лающие с входа 7 на информационный вход триггера 3. На пр мом и инверсном выходах триггера 3 формируютс  сигналы в коде без возврата к нулю (БВН) поступающие соответственно на выход 9 и на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, на другой вход которого поступают задержанные входные данные с выхода элемента 1 задержки. На выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 путем суммировани  по модулю два входных сигналов формируютс  тактовые импульсь, пocтyпaюI J e на выход 8 устройства. Таким образом, преобразователь кода обеспечивает декодирование кода Манчестера в код БВН и вьщеление тактовых импульсов.

Claims (1)

1. Формула изобретени  . Преобразователь кода, содержащий первый элемент задержки, вход которого  вл етс  входом преобразовател ,, первый выход соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого  вл етс  первым выходом преобразовател , триггер, инверсный выход которого соединен с вторым входом элемента ИСКЛ10ЧА10Р1ЕЕ 1ШИ., пр мой выход триггера  вл етс  вторым выходом преобразовател , о т л и ч а- ю щ и и с   тем, что, с целью повышени  быстродействи , 1з преобразователь введены элемент И, второй элемент задер ски и элемент РАВНОЗНАЧ- .НОСТЬ, выход которого соединен непосредственно с первым входом элемента И, через второй .элемент задержки с вторым входом элемента И, выход которого соединен с входом синхронизации триггера, информационный вход которого обьединен с первым входом элемента РАВНОЗНАЧНОСТЬ и с входом первого элемента задержки, второй выход которого соединен с вторьм входом элемента РАВНОЗНАЧНОСТЬ .

   Фие.2