SU456375A1 - Устройство синхронизации по посылкам - Google Patents

Description

вой положительной посылки интегратор 5 фиксирует величину большую, чем интегратор 4 (фиг. 2 г). Кроме того, оба интегратора фиксируют величины, превышающие половину своего объема (фиг. 2 г, штрих), в результате чего срабатывают дешифраторы 7 и 8.

При опросе интеграторов, например, путем подачи импульсов по пр мому входу (так как по вились сигналы на выходах дешифраторов 7 и 8) сигнал на выходе интегратора 5 по вл етс  раньше, чем на выходе интегратора 4. Оба сигнала поступают на схему сравнени  6, где определ етс  врем  их прихода. После анализа сигнал со схемы сравнени  б подаетс  на генератор 3, и весовые функции сдвигаютс  вправо на некоторый отрезок времени . В синфазном положении интеграторы фиксируют одинаковый результат, и весовые функции не сдвигаютс  (графики а, б, в, п та  посылка).

Если же в некоторый момент времени весовые функции попадают между положительными посылками (графики д, е, ж), интегратор 4 фиксирует величину большую, чем интегратор 5, и оба фиксируют величины, меньшие половины своего объема (график з). Интеграторы опрашиваютс  по обратным входам, так как дешифраторы не сработали. Сигнал на выходе интегратора 5 по вл етс  раньше (график и показывает результаты интегрировани  в обратном коде), чем на выходе интегратора 4, и весовые функции сдвигаютс  вправо на некоторый промежуток времени.

В некоторых случа х один из интеграторов опрашиваетс  по пр мому входу, а другой - по обратному.

Весовые функции сдвигаютс  в сторону того интегратора, на выходе которого сигнал по вл етс  раньше.

Таким образом, с помощью только двух последовательно соединенных перемножителей с интеграторами, схемы сравнени  двух величин и генератора двух весовых функций можно добитьс  синфазного положени  между генератором приемника и принимаемыми сигналами , что существенно упрощает устройство и, тем самым, повышает его надежность.

„

Предмет изобретени 

Устройство синхронизации по посылкам, содержащее в каждой из цепей последовательно соединенные перемножители и интеграторы , выходы которых подключены к соответствующему входу схемы сравнени , причем первые входы перемножителей соединены вместе, а вторые подключены к соответствующему выходу генератора весовых функций, отличающеес  тем, что, с целью повышени  надежности, интеграторы выполнены в виде реверсивных счетчиков, пр мые и обратные выходы которых соединены вместе, а дополнительные подключены ко входам дешифраторов , выходы которых подключены к управл юшим входам реверсивпых счетчиков, причем выход схемы сравнени  подключен ко входу генератора весовых функций.