SU400039A1 - A divider of the frequency of repetition of IL / Pulses - Google Patents

Description

1one

Изобретение относитс  к функциональным узлам вычислительных устройств.This invention relates to functional units of computing devices.

Известные делители частоты повторени  импульсов на четыре недостаточно экономичны и надежны.Known dividers of the pulse repetition frequency by four are not sufficiently economical and reliable.

Дл  повышени  экономичности и надежности в предлагаемом устройстве нулева  шипа соединена со схема.ми совпадени  нечетных триггеров, а единична  шина - со схемами совпадени  четных триггеров, нулевой выход второго триггера соединены со схемами совпадени  третьего триггера, а единичный выход - со схемами совпадени  первого триггера , нулевой выход первого триггера соединен со схе.мой совнадени  нулевого входа третьего триггера и первой схемой совпадени  нулевого входа и второй схемой совпадени  единичного входа второго триггера, единичный ВЫХОД первого триггера соединен со схемой совпадени  единичного входа третьего триггера и второй схемой совпадени  нулевого входа и первой схемой совпадени  единичного входа второго триггера, нулевой выход третьего триггера соединен со схемой совпадени  единичного входа первого триггера и вторыми схемами совпадени  единичного и нулевого входа второго триггера, единичный выход третьего триггера соединен со схемой совпадени  нулевого входа первого триггера и первыми схемами совпадени  нулевого иIn order to increase the efficiency and reliability in the proposed device, the null spike is connected to the matching scheme of odd triggers, and the single bus to the matching schemes of even triggers, the zero output of the second trigger is connected to the matching schemes of the third trigger, and the single output to the schemes of the first trigger, the zero output of the first flip-flop is connected to the scheme of co-ordination of the zero input of the third flip-flop and the first coincidence circuit of the zero input and the second coincidence circuit of the single input of the second flip-flop, The primary OUTPUT of the first trigger is connected to the single input of the third trigger and the second zero input matching circuit and the first single input trigger of the second trigger, the third output zero zero output, and the second single and zero second matching matches of the second trigger; the single output of the third flip-flop is connected to the coincidence circuit of the zero input of the first flip-flop and the first matching circuits of the zero and

единичного входа второго триггера, перва  И втора  схемы совпадени  как нулевого, так и единичного входа второго триггера осуществл ют между собой логическую операциюthe single input of the second flip-flop, the first And second matching schemes of both the zero and the single input of the second flip-flop perform a logical operation between themselves

«ИЛИ."OR.

На чертеже изображена схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

В устройство вход т потенциальные триггеры 1, 2 и 3, схемы совпадени  4-12, схемыThe device includes potential triggers 1, 2 and 3, coincidence schemes 4-12, schemes

разделени  13 и 14, нулева  15 и единична  16 шины.divisions 13 and 14, null 15 and unit 16 tires.

Схемы разделени  13 и 14 могут быть реализованы при помощи одного из диодов схемы совпадени , подсоединенного к входуSeparation circuits 13 and 14 can be implemented using one of the matching circuit's diodes connected to the input

«ИЛИ потенциального триггера.“OR potential trigger.”

Иотенцнальиые триггеры, которые вход т в делитель, переключаютс  двум  сери ми счетных импульсов, сдвинутых по фазе на 180°. Если имеетс  только одна сери  счетныхThe power triggers that enter the divider are switched by two series of counting pulses that are 180 ° out of phase. If there is only one series of countable

импульсов, то реализаци  второй серии возможна схемами, которые выполнены на элементах , представл ющих собой инверторы. Исходным состо нием устройства  вл етс  наличие отрицательного (единичного) потенциала на нулевых выходах триггеров и на шине 15.impulses, the realization of the second series is possible by circuits that are made on elements that are inverters. The initial state of the device is the presence of a negative (single) potential at the zero outputs of the flip-flops and on the bus 15.

Ири по влении отрицательного нотенциала па шипе 16, триггер 2 мен ет свое состо ние, а по вление отрицательного потенциала наIf the negative notional potential appears on the spike 16, the trigger 2 changes its state, and the negative potential appears on

шине 15, измен ет состо ние триггера 1.bus 15, changes the state of the trigger 1.

33

При поступлении второго импульса па шине 16 триггер 2 возвращаетс  в исходное состо пие . По вление отрицательного потенциала па шине 15 приводит к переключению триггера 3. При поступлепии третьего импульса по вление отрицательного потенциала на шине 16 переключает триггер 2, а по вление отрицательного потенциала на шине 15 возвращает триггер 1 в исходное состо ние.When the second pulse arrives on bus 16, trigger 2 returns to its original state. The occurrence of a negative potential on bus 15 leads to the switching of trigger 3. When the third pulse arrives, the appearance of a negative potential on bus 16 switches trigger 2, and the appearance of a negative potential on bus 15 returns trigger 1 to its initial state.

При ностунлении четвертого имнульса но вление отрицательного потенциала на шнне 16 возвращает триггер 2 в исходное состо ние. Далее через схему совнадени  4 отрицательный потенциал проходит на выход. По вление отрицательного потенциала на- шине 15 возвращает триггер 3 в исходное состо ние.When the fourth pulse is started, the phenomenon of negative potential on the pin 16 returns the trigger 2 to the initial state. Then through the assembly scheme 4 negative potential passes to the output. The occurrence of a negative potential on the bus 15 returns the trigger 3 to the initial state.

Предмет изобретени Subject invention

Делитель частоты повторени  импульсов на четыре, содержащий три потенциальных триггера с раздельными входами н схемы совпадени , отличающийс  тем, что, с целью повышени  экономичности и надежности, нулева  шина соединена со схемами совпадени  нечетных триггеров, а единична  шина - соA pulse repetition frequency divider by four, containing three potential triggers with separate inputs and coincidence circuits, characterized in that, in order to increase efficiency and reliability, the zero bus is connected to the coincidence circuits of odd triggers, and the single bus is

4four

схемами совнадени  четных триггеров, нулевой выход второго триггера соединен со схемами совнаденн  третьего триггера, а единичный выход - со схемами совнадени  первого триггера, нулевой выход первого триггера соединен со схемой совпадени  нулевого входа третьего триггера и первой схемой совпадени  нулевого входа и второй схемой совпаденн  единичного входа второго триггера, единичный выход нервого триггера соединен со схемой совпадени  единичного входа третьего триггера и второй схемой совнадени  нулевого входа и первой схемой совпадени  единичного входа второго триггера, нулевой выход третьего триггера соединен со схемой совнадени  единичного входа первого триггера и вторыми схемами совнадени  единичного и нулевого входа второго триггера, единичный выход третьего триггера соединен со схемой совпадени  нулевого входа нервого триггера и первыми схемалш совпадени  нулевого и единичного входа второго триггера; перва  и втора  схемы совпадени  как нулевого, так и единичного входа второго триггера осуществл ют между собой логическую операцию «ИЛП.coincident trigger schemes, the zero output of the second trigger is connected to the third trigger joint schemes, and the single output is connected to the first trigger's zero output scheme, the first trigger's zero output is connected to the third trigger's zero input coincidence circuit, and the second zero input coincident circuit the second trigger, a single output of the nerve trigger is connected to the coincidence circuit of the single input of the third trigger and the second coincidence circuit of the zero input and the first circuit with the input of the second trigger, the zero output of the third trigger is connected to the single input co-coincidence circuit of the first trigger and the second single and zero co-coincident joint schemes of the second trigger; trigger; The first and second coincidence circuits of both the zero and the single inputs of the second trigger carry out a logical operation on the "ILP.

ЛL

LILI

ГR