SU388263A1 - DEVICE FOR CONTROLLING THE COUNTER - Google Patents

Description

II

Изобретение относитс  к области вычислительной техники, а именно к устройствам контрол  параллельных счетчиков, каждый разр д которых содержит вспомогательный и основной триггеры, имеющих четкое разделение записи информации в вспомогательные и основные триггеры.The invention relates to the field of computing, namely to devices for controlling parallel meters, each bit of which contains auxiliary and main triggers that have a clear separation of the recording of information into auxiliary and main triggers.

Известно устройство контрол , Выполненное на схемах «И, «ИЛИ и «НЕ, содержащее схемы .переноса, переключени  режимов и контрол  неиС,пра Вности.It is known a control device, made on the schemes "AND," OR "and NOT, containing schemes for the transfer, switching of modes and control of NeuC, right.

Цель изобретени  - упрощение схемы устройства .The purpose of the invention is to simplify the design of the device.

Это достигаетс  в устройствах дл  контрол  счетчика тем, что схема переключени  режимов выполнена на трехстабильиом элементе , Первый вход которого -подключен к шине обнзлени , второй и третий входы-соответственно к выходам первого и второго инверторОВ блока упраВлени  схемы переключени  режимов, его первый .выход 1СО|единен с одним из входов первых схем «И схемы переноса и блока управлени  и с одним из входов обеих схем «PI блочка вы влени  неисправности схемы контрол  неисиравностн, второй выход - с одним из входов второй схемы «И бло.ка управлени , а третий выход- с первым разр дом «торой половины счетчика.This is achieved in devices for controlling the counter by the fact that the mode switching circuit is made on a three-stage element, the first input of which is connected to the fieldbus, the second and third inputs, respectively, to the outputs of the first and second inverters of the control unit of the mode switching circuit, its first output is 1CO | unified with one of the inputs of the first schemes and the transfer scheme and the control unit and with one of the inputs of both circuits PI for detecting the failure of the control circuit is irregular, the second output with one of the inputs of the second circuit And block. control, and the third output is with the first digit of the second half of the counter.

Иа фиг. 1 показана схема устройства дл FIG. 1 shows a diagram of the device for

контрол  счетчика, где / - схема переноса; 2 - схема переключени  режимов; 3 - бло« управлени ; 4 - трехстабильный элемент; 5- схема коНТрол  неисправности; 6 - бло.к вы влени  .неиспра1вности; 7 - сигнальный триггер; 8 - счетчик; 9 - шины обнулени  счетчика и устройства дл  самоконтрол ; 10 - положительные входные импульсы; // - положительные импульсы с последней схемыcontrol counter, where / is the transfer scheme; 2 is a mode switching circuit; 3 - blo management; 4 - tristable element; 5- scheme of failure control; 6 - block of manifestation of inadequacy; 7 - alarm trigger; 8 - counter; 9 - bus zeroing meter and device for self-monitoring; 10 - positive input pulses; // - positive pulses from the last circuit

переноса первой половины .счетчика; 12, 13 14 - выходы -fl оснОВных триггеров 1, 2, ..., k/2 разр дов счетчика, когда IB первой половине счетчика нет переносов (если в первой половине счетчика имеютс  переносы, то выходы -|-1 основных триггеров тех разр дов счетчика, на которые поступают им.пульсы с последней схемы переноса первой половины счетчижа); 15 - тактовые импульсы Т, во врем  действи  котОрых происходит записьthe transfer of the first half of the counter; 12, 13 14 - outputs -fl of the MAIN Triggers 1, 2, ..., k / 2 counter bits, when IB there are no transfers in the first half of the counter (if there are transfers in the first half of the counter, then | -1 outputs of the main triggers of those counter bits, which receive them pulses from the last transfer scheme of the first half of the counting); 15 - clock pulses T, during the operation of which recording occurs

в основные триггеры; 16, 17, 18 - выходы -f 1 вспомогательных триггеров 1, 2 k/2 разр дов; 19 - выход -1 вспомогательного триггера первого разр да; 20 - тактовые импульсы TI, iBO врем  действи  которых происходит за.пись во вспомогательные триггеры; 21, 22, 23-выходы +1 основных триггеров 1, 2, ..., k/2 разр дов; 24, 25, 26 - выходы +1 основных триггеров /fe/2-f-l; /2+2, ..., k разр дов; 27-39-схемы 40 и 41-схемыin the main triggers; 16, 17, 18 - Outputs -f 1 auxiliary triggers 1,2k / 2 bits; 19 - -1 output auxiliary trigger; 20 - TI clock pulses, iBO time for which action is recorded in auxiliary triggers; 21, 22, 23-outputs +1 main triggers 1, 2, ..., k / 2 bits; 24, 25, 26 - +1 outputs of the main triggers / fe / 2-f-l; / 2 + 2, ..., k bits; 27-39 diagrams 40 and 41 diagrams

42-55 - инверторы  42-55 - inverters

На фиг. 2приведены временные диаграммы , где а - входные имлульсы; б - тактовые импульсы TI (запись во вспомогательные триггеры); в - тактовые импульсы Т (запись в .основные триггеры); г, д, е - потенциалы на выходе инверторов 51, 52, 53 трехстабильного элемента.FIG. 2 shows time diagrams, where a is the input impulses; b - TI clock (write to auxiliary triggers); в - clock pulses T (writing to. main triggers); g, d, e are the potentials at the output of the inverters 51, 52, 53 of the three-stable element.

Устройство дл  .контрол  счетчИКа состоит из схемы / переноса, схемы 2 переключени  режимов и схемы 5 контрол  неисправности. Схема переноса выполнена на схемах «И 27, 28, объединенных по «ИЛИ, и инверторах 42, 43. С выхода инвертора 43 положительные импульсы поступают на вторую половину счетчика.The meter control device consists of a circuit / transfer, a mode switching circuit 2 and a fault control circuit 5. The transfer scheme is made on the schemes “And 27, 28, united by“ OR, and inverters 42, 43. From the output of the inverter 43, positive pulses arrive at the second half of the counter.

Схема переключени  режимов содержит трехстабильиый элемент 4, выполненный на схемах «И 33, 34 и 35 и инверторах 51, 52 и 53 и блок 3 упра влени  на схемах «И 29, 30 и инверторах 44, 45. Выходы инверторов 44, 45 подключены к схемам «И 33-35 трехстаби ьного элемента. Выходы инверторов 51-53 трехстабильного элемента подсоединены к схеме переноса, к блоку управлени , к схеме контрол  неисправности и к схемам «И, опрокидывающим вспомогательный триггер й/2+1 разр да.The mode switching circuit contains a three-stage element 4 performed on the circuits "And 33, 34 and 35 and inverters 51, 52 and 53, and the control unit 3 on the circuits" And 29, 30 and inverters 44, 45. The outputs of the inverters 44, 45 are connected to schemes "And 33-35 tristaby element. The outputs of the inverters 51-53 of the three-stable element are connected to the transfer circuit, to the control unit, to the failure control circuit and to the AND circuit tilting auxiliary trigger / 2 + 1 bit.

Схема 5 контрол  неисправности включает в себ  сигнальный триггер 7 на схемах «И 38, 39 и инверторах 54, 55 и блок 6 вы влени  неисправности на схемах «И 31, 32, 36, 57 и инверторах- 5-50.The fault monitoring circuit 5 includes the signal trigger 7 on the And 38, 39 circuits and inverters 54, 55 and the fault detection block 6 on the And 31, 32, 36, 57 circuits and 5-50 inverters.

Перед началом работы счетчика на шину 9 обнулени  подаетс  отрицательный импульс. Счетчик обнул етс . Этот же отрицательный импульс попадает на схемы «И 33, 35 трехстабильного элемента и на схему «И 38 сигнального триггера. На выходах инверторов 51, 53 возникает высокий потенциал, который иоступает на входы схемы «И 34. Низкий потенциал с выхода инвертора 52 подаетс  на схемы «И 33, 35. Трехстабильный элемент устаиавливаетс  в устойчивое состо ние, при котором на выходах инверторов 51, 53 потенциал- высокий, а па выходе инвертора 52 - низкий. Сигнальный триггер обнул етс , т. е. на выходе инвертора 55 по вл етс  низкий потенциал.Before the counter starts operation, a negative pulse is applied to the zero bus 9. The counter is reset. The same negative impulse falls on the circuits “And 33, 35 of the three-stable element and on the circuit“ And 38 of the signal trigger. At the outputs of inverters 51, 53, a high potential arises, which goes to the inputs of the AND 34 circuit. The low potential from the output of the inverter 52 is applied to the AND 33, 35 circuits. The three-stable element is set to a steady state at which the outputs of the inverters 51, 53 the potential is high and on the output of the inverter 52 is low. The signal trigger is zeroed, i.e. a low potential appears at the output of the inverter 55.

Устройство дл  самоконтрол  счетчнка работает следующим образом.The device for self-checking counter works as follows.

Входные импульсы, поступающие на вход счетчика, в первом режиме через схему «И 27, на которую подан высокий потенциал с выхода инвертора 51, считываютс  одновремеиио первой и второй половиной счетчика. Если обе половины счетчика исправны, то к приходу очередного тактового импульса i на выходах инверторов 46, 47 оказываютс  все врем  одинаковые потенциалы, следовательно , на выходе инвертора 50 потенциал всегда высокий. Если одна из половип счетчика неисправна, то она заполн етс  быстрее другой половины ИЛИ1 не заполн етс  совсем. В этом случае к приходу очередного импульса TI «а выходах ииверторов 46, 47 в какойлибо момент времени наблюдаютс  разные потенциалы, следовательно, на выхо.ае инвертора 50 воз никает отрицательный импульс,, который устанавливает сигнальный триггер в единичное состо ние. Высокий потенциал с выхода инвертора 55 сигнализирует о неисправности счетчика. Схема переключени  режимов создает два режима работы контролируемого счетчика. Нредположим, обе половины счетчика исправны. Пусть очередным входным импульсом (на фиг. 2 - первым) на выходах вспомогательных триггеров 1, 2, ..., k/2 разр дов, а следовательно, и /г/2+1, /г/2-|-2, k разр дов, установилось максимальное число П1...The input pulses arriving at the input of the counter, in the first mode through the AND 27 circuit, to which a high potential is applied from the output of the inverter 51, are read out simultaneously with the first and second half of the counter. If both halves of the counter are intact, then by the arrival of the next clock pulse i, the outputs of the inverters 46, 47 always have the same potentials, therefore, the output of the inverter 50 is always high. If one of the counter types is defective, then it is filled faster than the other half OR1 is not filled at all. In this case, at the time of arrival of the next pulse TI "and the outputs of the satellites 46, 47, different potentials are observed at some instant of time, consequently, a negative pulse arises at the output of the inverter 50, which sets the signal trigger to one state. A high potential from the output of the inverter 55 signals a meter fault. The mode switching circuit creates two modes of operation of the monitored counter. We assume that both halves of the meter are intact. Let the next input pulse (in Fig. 2 be the first) at the outputs of auxiliary flip-flops 1, 2, ..., k / 2 bits, and, consequently, / g / 2 + 1, / g / 2- | -2, k bits, set the maximum number of P1 ...

С приходом очередного тактового импульса 2 состо ние вспомогательных триггеров переписываетс  в основные, т. е. на выходах основных триггеров устанавливаетс  максимальное число 111...., а на выходе инвертора 44 по вл етс  отрицательный импульс. Трехстабильный элемент переходит в устойчивое состо ние, нри котором на выходе инверторов 51, 52 и 53 возникает комбинаци  потенциалов 110.With the arrival of the next clock pulse, the 2 state of the auxiliary triggers is rewritten into the main ones, i.e., the maximum number 111 is set at the outputs of the main triggers, and a negative pulse appears at the output of the inverter 44. The three-stable element goes into a stable state, in which a potential combination 110 occurs at the output of inverters 51, 52 and 53.

Высокий потенциал, по вившийс  на выходе инвертора 52 (фиг. 2,д), поступает на вход схемы «И 30. С выхода инвертора 53 низкий потенциал (фиг. 2,е) подаетс  на схемы «И,The high potential, developed at the output of the inverter 52 (Fig. 2, d), is fed to the input of the "I 30" circuit. From the output of the inverter 53, a low potential (Fig. 2, e) is fed to the "And

опрокидывающие вспомогательный триггер /2+1 разр да. Следующий входиой импульс (на фиг. 2,а - второй) переводит все вспомогательные триггеры, кроме вспомогательного триггера /г/2+1 разр да, в нулевое состо ние.tilting auxiliary trigger / 2 + 1 bit. The next input pulse (in Fig. 2, a - the second) transfers all auxiliary triggers, except the auxiliary trigger / g / 2 + 1 bits, to the zero state.

Одповреыенно во врем  действи  тактового импульса TI осуществл етс  контроль обеих ПОЛ01ВИН счетчика. На выходах инверторов 46, 47 оказываетс  низкий потенциал, следовательно , на выходе инвертора 50 остаетс  высский потенциал. С приходом тактового иМпульса Тч (на фиг. 2,в - второго) на выходе инвертора 45 по вл етс  отрицательный импульс . На выходах инверторов 51-53 трехстабилыюго элемента зстаиавливаетс  комбинаци  потенциалов 011. Низкий потенциал, поступающий на схемы «И 27, 2S, 36, 37, отключает схему контрол  неисправности и устанавливает второй нормальный режим работы схемы переноса и контролируемого счетчика . Следуюпиш цикл счета начинаетс  с обнулени  счетчика и устройства дл  самоконтрол .Simultaneously during the operation of the clock pulse TI, the control of both POL01VIN counters is carried out. The potential of the inverters 46, 47 is low, therefore the high potential remains at the output of the inverter 50. With the arrival of a clock pulse PM, a negative pulse appears at the output of inverter 45 at the output of inverter 45. A combination of potentials 011 is installed at the outputs of the inverters 51-53 of the three-stable element. The low potential supplied to the AND 27, 2S, 36, 37 circuits disables the failure control circuit and sets the second normal operation mode of the transfer circuit and the monitored counter. The following count cycle begins by resetting the counter and the self-monitoring device.

Предмет изобре.тени The subject of the invention.

Устройство дл  .контрол  счетчика, содержащее схемы переноса, переключени  режимов и контрол  неисправности, выполненное на схемах «И, «ИЛИ и «НЕ, отличающеес  тем, что, с целью упрощени  устройства , в нем схема переключени  выполнена на трехстабильном элементе, первый вход которого подключен к щине обнулени , второй и третий входы соединены соответственио с выходами первого и второго инверторов блока улраелени  схемы переключени  режимов, а его .первый выход соединен с одпи .м из входов первых схем «И схемы переноса и блока управлени  и с одним из входов обеих схем «И блока вы влени  неисправности схемы контрол  неисправности, второй выход соединен с одним из входов второй схемы «И блока управлени , а третий выход - с первым разр дом второй половины счетчика.A device for controlling a counter, containing transfer, mode switching and fault control circuits, performed on AND, OR, and NOT circuits, characterized in that, in order to simplify the device, in it the switching circuit is made on a three-stable element whose first input connected to the zero reset terminal, the second and third inputs are connected to the outputs of the first and second inverters of the greenhouse block of the switching circuit, and its first output is connected to one of the inputs of the first And transfer circuit and control unit And with one of the inputs of both the AND circuit of the malfunction control circuit of the failure control circuit, the second output is connected to one of the inputs of the second circuit of the AND control unit, and the third output is connected with the first discharge of the second half of the counter.

f/ -P-FRf / -P-FR

2626

п п п п n n n n

е ппe pp

-г-g

tt

Фиг. 2FIG. 2