SU817718A1 - Fibonacci p-code checking device - Google Patents

Description

. Г Изобретение относитс  к вычислительной технике и может быть использовано дл  котрол  р кодов Фибоначчи . . The invention relates to computing and can be used to control Fibonacci codes.

Наиболее близким к предлагаемому  вл етс  устройство дл  контрол  р-го кода Фибоначчи,содержащее п-раар длный регистр, первый элемент ИЛИ, (п-р).блоков фиксации сбоев, каждый ИЗ которых содержит первый злемент И, злемент ИЛИ, выход которого соединен с первым входом первого элемента И, первый вход блока фиксации сбоев соединен со вторым входом первого элемента И, выход которого соединен с первым вьЬсодсм блока фиксации сбоев, второй и третий входы блока фиксации сбоев соединены соответственно с первым и вторым входеат элемента ИЛИ, первые выходы всех блоков фиксации сбоев - с соответству,щими входами первого элемента ИЛИ, выход которого  вл етс  выход ж устройства , выход каждого i-го триггера соединен с первым входом соответствующего (i-p)-ro блока фиксации сбоев, совторым входом (l-p+D-ro блока фиксации сбоев и с третьим входом (i-p+2)-ro блока фиксации сбоев, установочный вход устройства с первым входом всех триггеров п-разр дного регистра, информационный вход триггера старшего разр да регистра со входом устройства fl.The closest to the present invention is a device for monitoring the p-th Fibonacci code containing a paragraph for the register, the first element OR, (n-p). Fault fixation blocks, each of which contains the first element AND, the element OR, the output of which is connected with the first input of the first element I, the first input of the block for fixing failures is connected to the second input of the first element I, the output of which is connected to the first bhcdm of the block for fixing failures, the second and third inputs of the block for fixing failures are OR, respectively The outputs of all the fail latch blocks — with the corresponding inputs of the first OR element, the output of which is the output of the device, the output of each i-th flip-flop, are connected to the first input of the corresponding (ip) -ro failure glitter block, with a second input (l-p + D-ro block for fixing failures and with the third input (i-p + 2) -ro block for fixing failures, the installation input of the device with the first input of all n-bit register triggers, the information input of the high-order trigger and register with the input of the fl device.

Недостаток известного устройства невозможность обнаружени  ошибок, вызывающих переход триггера из едииичного состо ни  в нулевое (типаThe disadvantage of the known device is the impossibility of detecting errors that cause the transition of the trigger from one state to zero (such as

1 в 0).1 to 0).

oo

изобретени  - увеличение эффективности контрол  путем фиксации ошибок типа переходов 1 в О. Поставленна  цель достигаетс  тем, что устройство дл  контрол  р ко ов Фибоиаччи, содержащее п разр дный триггерный регистр, злемент ИЛИ, (п-р) блоков фиксации сбоев, каждый из которых содержит первый элемент И, элемент ИЛИ, выход кото6 рого соединен с первьм входом первого элемента И, первый вход блока фиксации сбоев соединен со вторь входом первого элемента И, выход которого соединен с первым выходом блока фиксации сбоев, второй и третий входи блока фиксации сбоев соединены соответственно с первым и вторым входами элемента ИЛИ, первые выходы всех блоков фиксации сбоев - с соответствуювщми входами элемента ИЛИ, выход of the invention is an increase in the efficiency of control by fixing errors such as transitions 1 to O. This goal is achieved by the fact that the Fibioacci control unit contains a n digit trigger register, an OR element, (nr) fault fixation blocks, each of which contains the first element AND, the element OR, the output of which is connected to the first input of the first element AND, the first input of the block for fixing failures is connected to the second input of the first element AND, the output of which is connected to the first output of the block for fixing failures, the second and the third enter ka latching failures are connected respectively with the first and second inputs of the element OR, the first outputs of all blocks fixing failures - with the corresponding inputs of the element OR, output

которого  вл етс  выходом устройства/ выход каждого i-ro триггера регистра соединен с первым входом соответствующего (i -р)-го блока фиксации сбоев со вторымвходом {i-p+l)-ro блока фиксации сбоев и с третьим входом (i -р4-2)-го блока фиксации сбоев, установочный вход устройства - .с первым входом всех триггеров регистра , информационный вход триггера старшего разр да регистра - со входом устройства, дополнительно содержит группу из Чп-р+1) элементов ИЛИ, первый вход каждого элемента ИЛИ группы  вл етс  соответствующим информационным входом устройства,вто рой выход каждого i-ro блока фиксации сбоев соединен со вторым входом {|-1)-го и третьим входом (i-2)-ro элементов ИЛИ группы, выход каждого элемента ИЛИ группы - с информационным входом соответствующего триггера регистра, управл к дий вход устройства - с управл ющим входом каждого блока фиксации сбоев, выходы младших разр дов регистра - с соответствующими входами элемента ИЛИ, а каждый блок фиксации сбоев дополнительно содержит формирователь импульсов и дополнительный элемент И, выход которого  вл етс  вторым выходом блока фиксации сбоев, первый вход блока фисации сбоев соединен со входом формировател  импульсов, выход которого соединен с первым входом дополнительного элемента И, второй вход которого соединен с управл ющим входом блока фиксации сбоев.which is the output of the device / output of each i-ro register trigger connected to the first input of the corresponding (i-p) th failure fixation block with the second input {i-p + l) -ro of the failure fixation block and with the third input (i -p4 -2) th failure fixation block, device installation input - with the first input of all the register triggers, information input of the high-order trigger trigger with the device input, additionally contains a group of CP-p + 1) OR elements, first input of each element OR group is the corresponding information input device. va, the second output of each i-ro block for fixing failures is connected to the second input of the {| -1) -th and third input of (i-2) -ro elements of the OR group, the output of each element of the OR group to the information input of the corresponding register trigger, the control input of the device — with the control input of each block for fixing failures; the outputs of the lower bits of the register — with the corresponding inputs of the OR element, and each block of fixing failures also contains a pulse driver and an additional And element whose output is the second output of the fixation block c battles, the first input of the faulting unit is connected to the input of the pulse former, the output of which is connected to the first input of the additional element I, the second input of which is connected to the control input of the failure fixing unit.

На фиг.1 изображена функциональна  схема предлагаемого устройства дл  р-2 и п 6; на фиг.2 - функциональна  схема блока фиксации.Figure 1 shows the functional diagram of the proposed device for p-2 and p 6; figure 2 is a functional diagram of the block fixation.

Устройство содержит триггеры 1.11 .6 регистра, предназначенные дл  хранени  исходного кода, четыре блока 2 фиксации сбоев, начина  со старших разр дов, предназначенных дл  выработки сигналов свидетельствующих о том, что дл  группы из (р+1) разр дов нарушено условие минимальности, элемент 3 ИЛИ, единичный сигнал на выходе которого свидетельствует о том, что код, наход щийс  в триггерах 1.1-1.6, отличен от минимального группу элементов 4 ИЛИ, выход каждого из которых соединен с информационным входом соответствующего триггера Устройство имеет управл киций вход 5, единичный сигнал на который подаетс  в режиме хранени  кода, установочный вход 6 устройства предназначен дл  установки треггеров 1.1-1.6 в нулевое состо ние, входы 7, на которые подаетс  входна  информаци  и через группу элементов 4 ИЛИ поступает в триггеры 1.1-1.6, причем вход установки в единичное состо ние триггера 1.6 старшего разр да соединен с соответствующим входом 7 непосредственно . Каждый блок 2 фиксации сбоев имеет первый вход 8, второй вход 9 и третий вход 10, которые соединены с выходами соответствующих триггеров 1.1-1.6.The device contains 1.11 .6 register triggers for storing the source code, four error fixation blocks 2, starting with the higher bits intended for generating signals indicating that the group of (p + 1) discharges the minimum condition violated 3 OR, a single signal at the output of which indicates that the code in trigger 1.1-1.6 is different from the minimum group of elements 4 OR, the output of each of which is connected to the information input of the corresponding trigger The device has a pack Equalization input 5, a single signal to which is fed in the code storage mode, device setup input 6 is designed to set the trigger 1.1-1.6 to the zero state, inputs 7 to which the input information is fed and through the group of elements 4 OR enters the trigger 1.1- 1.6, wherein the installation input to the trigger state 1.6 is connected to the corresponding input 7 directly. Each unit 2 fixing failures has a first input 8, a second input 9 and a third input 10, which are connected to the outputs of the corresponding triggers 1.1-1.6.

t В состав блока 2 фиксации сбоев 1ФИГ.2У, вход т формирователь 11 импульсов , предназначенный -дл  преобразовани  перепада потенциалов в короткий единичный импульс, элемент 12 ИЛИ, первый элемент 13 И, выход которого  вл етс  выходом блока 2 фиксации сбоев, дополнительный элемент 14 И, выход которого  вл етс  вторым выходом блока 2 фиксации сбоев .t Fault fixing unit 2, FIG. 2U, includes a shaper 11 pulses designed to convert potential differences to a short single pulse, element 12 OR, first element 13 AND whose output is the output of block 2 fixing failures, additional element 14 And, the output of which is the second output of the fault fixing unit 2.

5 Устройство работает следующим образом .5 The device operates as follows.

В исходном состо нии,после подачи на установочный вход 6 устройства единичного сигнала,триггеры 1.1-1.6 0 переход т в нулевое состо ние.Предположим , что в регистре необходимо хранить код числа 5, представленного в минимальной форме 2-го кода Фибо .наччи следующим образом:In the initial state, after a single signal is supplied to the setup input 6 of the device, the triggers 1.1-1.6 0 go to the zero state. Suppose that the code of the number 5, represented in the minimum form of the 2nd Fibo code. in the following way:

5 № разр да 6 54 3 2 15 No. of discharge 6 54 3 2 1

вес разр да 4weight bit 4

2-й код 2nd code

О О 30 Фибоначчи 1About About 30 Fibonacci 1

О ОOh oh

Этот код параллельным образом через элементы 4 ИЛИ заноситс  в триггеры 1.1-1.6, на управл ющий вход 5 подаетс  единичный сигнал и устройство переходит в режим хранени  кода . Предположим, что под действием помехи триггер 1.б переходит в нулевое состо ние, тогда на его выходе по вл етс  перепад потенциалов, который через первый вход 8 блока 2 фиксации сбоев подаетс  на формирователь 11 импульсов, на выходе которого по вл етс  короткий единичный импульс, который через дополнительf ный элемент 14 И поступает на второй выход блока 2 фиксации сбоев. Через группу элементов 4 ИЛИ 4-го и 5-го разр дов импульс устанавливает соответствукнцие триггеры в единичное состо ние . Исходна  комбинаци  100100This code in parallel through the elements 4 OR is entered into the triggers 1.1-1.6, a single signal is supplied to the control input 5 and the device switches to the code storage mode. Suppose that under the action of interference, the trigger 1.b goes to the zero state, then a potential difference appears at its output, which through the first input 8 of the fault fixing unit 2 is fed to the pulse shaper 11, at the output of which a short single impulse appears which through an additional element 14 And goes to the second output of block 2 failures. Through a group of elements 4 OR of the 4th and 5th bits, the impulse sets the corresponding triggers to one state. Source combination 100100

принимает вид 011100, на входах 8,9 и 10 блока 2 фиксации сбоев 5-го разр да и входах 8 и 9 4-го разр да устанавливаютс  единичные потенциалы , которые через элементы 12 ИЛИ иtakes the form 011100, at the inputs 8.9 and 10 of the block 2 for fixing failures of the 5th discharge and the inputs 8 and 9 of the 4th discharge, unit potentials are set, which through elements 12 OR and

первые элементы 13 И поступают на первые выходы блоков 2 фиксации сбоев и через первый элемент 3 ИЛИ устанавливают единичный сигнал на выходе устройства, что соответствуетthe first elements 13 And arrive at the first outputs of the block 2 failures and through the first element 3 OR establish a single signal at the output of the device, which corresponds to

Claims (1)

нарушению минимальной формы 2-го кода Фибоначчи. Кроме того, за устройством сохран етс  его способность обнаруживать сбои типа перехода О в 1. Предположим, что в регистре хранитс  код числа 4, представленный в минимальной форме 2-го кода Фибона чи следующим образом: разр да 65 4 3 2 1 Если под действием помехи триггер 1.5 переходит в единичное сост  ние и код принимает вид 110000, тогда на его выходе по вл етс  пол жительный потенциал, который через вход 9 блока 2 фиксации сбоев шест го разр да поступает на вкод элеме та 12 ИЛИ. Вместе с единичным поте циалом, поступившим с триггера 1.6 на первый вход 8 блока 2 фиксации сбоев этого разр да, они вызывают по вление единичного потенциала на выходе первого элемента И 13. Этот потенциал через первый элемент 3 .И по вл етс  на контрольном выходе устройства, что свидетельствует о нарушении минимальной формы предст лени  хранимого числа. Однако если под действием помех в единичное состо ние переходит не триггер l.Sj а триггер 1.3 и храни мый в регистре код принимает вид чТо единичный потенциал с пр мого ин формационного выхода триггера 1.3 поступает на входы 8,9 и 10 соответ ствующих блоков 2 фиксации сбоев. Это не вызывает по влени  единичного сигнала на выходе первого элемен та 13 И блоков 2 фиксации сбоев, та как на одном из входов первого элемента 13 И блоков 2 фиксации сбоев всех разр дов присутствует нулевой потенциал. Это свидетельствует р не нарушении минимальной формы 2-го ко Фибоначчи. Таким образом, предлагаемое устройство позвол ет обнаружить часть сбоев типа переход О в 1, а также все сбои типа переход 1 в 0. При п 8 коэффициент обнаружени  ошибок в известном устройстве составл  , ет 5д5н 33% - дл  однократной ошибк двухкратной ошибки, %н трехкратной ошибки и т.д. Общий коэффициент обнаружени ошибок составл ет приблизительно 91%. В предлагаемом устройстве , м 76% - дл  однократной ошибки, 88% - дл  двухкратной ошибки, 96% - дл  трехкратной ошибки. Общий коэффициент обнаружени  ошибо составл ет приблизительно 99%. Следовательно , увеличение коэффициента обнаружени  ошибок, особенно в случае однократных и двухкратных ошибок, и определ ет положительный эффект. Формула изобретени  Устройство, дл  контро;1  р кодов Фибоначчи, содержащее п разр дный триггерный регистр, элемент ИЛИ, (п-р) блоков фиксации сбоев, каждый из которых содержит первый элемент И, элемент ИЛИ,выход которого соединен с первым входом nepBoio элемента И, первый вход блока фиксации сбоев соединен со вторым входом первого элемента И, выход которого соединен с первым выходом блока фиксации сбоев , второй и третий входы блоке: фиксации сбоев соединены соответственно . с пе|)вым и вторым входами элемента ИЛИ, первые выходы всех блоков фиксации сбоев соединены с соответствующими входами элемента ИЛИ, выход которого  вл етс  выходом устройства, выход каждого i-ro триггера регистра соединен с первым входом соответствующегв (i-p)-ro блока фиксации сбоев, со вторым входом (Г-р+1)-го блока фиксации сбоев и с третьим входом ( )-ro блока фиксации сбоев, установочный вход устройства соединен с первых входом всех триггеров регистра , информационный вход триггера старшего разр да регистра соединен со входом устройства, отличающеес  тем, что, с целью увеличени  эффективности контрол  путем фиксации ошибок типа переходов 1 в О, устройство дополнительно содержит группу из (п-р+1) элементов . ИЛИ, первый вход каждого элемента ИЛИ группы. вл етс  соответствующим информационным входом устройства, второй выход -каждого i-ro блока фиксации сбоев соединен со вторым входом (i-l)-ro и третьим входом (i-2)го элементов ИЛИ группы, выход каждого элемента ИЛИ группы соединен с информационньвл входом соответствующего , триггер;: регистра, управл ющий вход устройства соединен с управл ющим входом каждого блока фиксации сбоев, выходы младших разр дов региСтра соединены с соответствующими входами элемента ИЛИ, а каждый блок фиксации сбоев дополнительно содержит формирователь импульсов и дополнительный элемент И выход которого  вл етс  вторым выходом блока фиксации сбоев., первый вход блока фиксации сбоев соединен со входом формировател  импульсов, выход которого соединен с первым входом дополнительного элемента И, второй вход которого соединен с управл ющим входом блока фиксации сбоев. Источники информации, прин тые во внимание при экспертизе 1. Стахов А.П. Введение в алгоритмическую теорию измерений. М., Советское радио, 1977, с.148, ис.38 (прототип).violation of the minimum form of the 2nd Fibonacci code. In addition, the device retains its ability to detect failures of the type O transition to 1. Suppose that the register stores the code of the number 4, represented in the minimal form of the 2nd Fibon code, as follows: bit 65 4 3 2 1 If under the action of Interference trigger 1.5 goes into one state and the code takes the form of 110,000, then a positive potential appears at its output, which through input 9 of block 6 for fixing failures of the sixth bit enters the code of element 12 OR. Together with the unit potential that arrived from trigger 1.6 at the first input 8 of block 2 for fixing failures of this discharge, they cause the appearance of a single potential at the output of the first element And 13. This potential through the first element 3. And appears at the control output of the device , which indicates a violation of the minimum form of a stored number. However, if under the action of interference, the trigger l. Sj does not trigger trigger 1.3 and the code stored in the register takes the form that the unit potential from the direct informational output of trigger 1.3 arrives at inputs 8.9 and 10 of the corresponding fixation blocks 2 failures. This does not cause the appearance of a single signal at the output of the first element 13 AND of block 2 for latching faults, as there is a zero potential at one of the inputs of the first element 13 and block 2 for latching faults of all bits. This shows that the minimum form of the 2nd Fibonacci code is not violated. Thus, the proposed device makes it possible to detect some of the O to 1 type of failures, as well as all the 1 to 0 type of failures. With n 8, the error detection rate in the known device is 5d5n 33% - for a one-time double error,% n triple errors, etc. The overall error detection rate is approximately 91%. In the proposed device, m 76% for a one-time error, 88% for a two-fold error, 96% for a three-fold error. The overall detection rate of the error is approximately 99%. Therefore, an increase in the error detection rate, especially in the case of one-time and two-time errors, determines the positive effect. The invention The device for control; 1 p Fibonacci codes containing a n-bit trigger register, the OR element, (n) block failures, each of which contains the first element And, the element OR, the output of which is connected to the first input of the nepBioio element And, the first input of the block for fixing failures is connected to the second input of the first element I, the output of which is connected to the first output of the block for fixing failures, the second and third inputs of the block: the fixations of failures are connected respectively. with ne |) and second inputs of the OR element, the first outputs of all failure fixation blocks are connected to the corresponding inputs of the OR element, the output of which is the output of the device, the output of each i-ro register trigger is connected to the first input of the corresponding (ip) -ro fixation block failures, with the second input (Hr + 1) of the failure fixation block and with the third input () -ro of the failure fixation block, the installation input of the device is connected to the first input of all register triggers, the information input of the high-order trigger trigger is connected to the input devices about It is distinguished by the fact that, in order to increase the control efficiency by fixing errors such as transitions 1 to 0, the device additionally contains a group of (p-p + 1) elements. OR, the first entry of each element OR group. is the corresponding information input of the device, the second output of each i-ro block for fixing failures is connected to the second input (il) -ro and the third input (i-2) of the OR group, the output of each OR element of the group is connected to the information input of the corresponding, trigger ;: a register; the control input of the device is connected to the control input of each block of latching failures; the outputs of the lower bits of the register are connected to the corresponding inputs of the OR element, and each block of fixing of failures additionally contains a pulse shaper and the additional element AND whose output is the second output of the latching failure unit. The first input of the latching failure unit is connected to the input of the pulse former, the output of which is connected to the first input of the additional element And, the second input of which is connected to the control input of the failure latching unit. Sources of information taken into account in the examination 1. A. Stakhov. Introduction to algorithmic measurement theory. M., Soviet Radio, 1977, p.148, fig.38 (prototype).