SU387367A1 - УСТРОЙСТВО дл ПЕРЕКЛЮЧЕНИЯ ПРОГРАММ - Google Patents

Description

1

Изобретение относитс  к области вычислительной техники и предназначено дл  переключени  программ при мультипрограммном режиме работы вычислительной машины.

Известны устройства управлени , содержащие блок прерывани  команд, блок прерываии  программ, блок программного переключени  уровней, блок выполн емой программы и обеспечивающие многоступенчатое прерыва-ние программ, а также одновременную работу внещних устройств.

Однако с помощью этих устройств возможно организовать лищь программное переключение уровней основных .программ, причем возврат ,на прерванный уровень также осуществл етс  nporpaMMiHO. Это ведет к непроизводительным затратам времени и объема ОЗУ, необходимым дл  работы программкоординатора . Кроме того, известные устройства не учитывают требований совместимости внещних устройств при их па1раллельной работе в независимых программах различных уровней.

Дл  повышени  быстродействи  предлагаемого устройства выход номера уровн  перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровн  перехода блока очереди совмещаемых программ подключен к входу сигнала разрещени  перехода устройства и к первому выходу блока определени , условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства;

второй вход блока возврата и первый вход блока определени  условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определени  условий перехода соедийены с управл ющим входом устройства, выход номера уровн  возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. Кроме того, блок определени  условий перехода содержит дещифратор, регистр зан тости и схемы анализа совместимости, причем вход дещифратора подключен к первому входу блока, нулевой вход каждого разр да регистра зан тости соединен со вторым входом блока, единичный вход каждого разр да регистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока,

.разрещающие выходы подключены ко второму выходу блока.

На фиг. 1 представлена схема устройства дл  переключени  программ и схемы построени  функциональных блоков, вход щих в состав устройства; на фиг. 2 - временна  диаграмма , иллюстрирующа  мультипрограммный режим работы в управл ющих системах Схема содержит блок очереди соВ мещаемых программ /, блок определани.  условий перехода 2, блок возврата 3, шины иомера уровн  перехода 4, кодовые ши-ны номеров внешних устройств 5, шины ответов внешних устройств 6, шину результата анализа совместимости 7, щину сигнала разрешени  перехода 5.

Блок очереди / представл ет приоритетную схему и содержит п-разр дный (где   - число уровней совмещени ) двоичный регистр очереди Я разр ды которого соответствуют определенным уровн м совмещени , схемы вы влени  значений разр дов 10, 11, 12 и схему ожидани  13.

Выходы 14, 15, У5 схем 10, 11, 12, соответствующие нулевому значению каждого предыдущего разр да подключены на вход схем вы влени  каждого последующего разр да. Выход нулевого значени  последнего (п-го) разр да шиной 17 св зан со входом подготовки схемы ол Ида«и  13.

Выходы единичных значений разр дов шинами 18, 19, 20 св заны со входами установки в «О соответствующих разр дов регистра очереди , а шинами 21, 22, 23 с соответствующими входами блока 3, которые соединены с ключами 24, 25, 26.

Блок 2 содержит дешифратор 27, т-разр дный (где т - число групп совместимости) регистр зан тости групп устройств 28 и схемы анализа 29, 30, 31 значений его разр дов.

Дешифратор 27 выполнен таким образом, что нескольким кодам номеров устройств, .принадлел ащих одной группе совместимости (к одной и той же группе отнесены устройства , которые не могут работать параллельно), соответствует один выход, сопоставленный данной группе.

Соответствующие группам совместимости выходы дешифратора 27 подключены на входы схем анализа 29, 30, 31.

Выходы 32, 33, 34 схем 29, 30, 31, соответствующие единичным значени м разр дов регистра 28, шиной 35 св заны с блоком /, а ВЫХОДЫ 36, 37, 38 нулевых значений разр дов подключены на входы установки в «1 соответствующих разр дов регистра 28, входы установки в «О разр дов которого шинами 6 св заны с внешними устройствами.

Блок 3 содержит преобразователи кодов номеров устройств 39, 40, 41, входы которых через ключи 24, 25, 26 св заны с кодовыми шинами 5.

Выходы преобразователей подключены ко входам схем сравнени  42, 43, 44, вторые входы которых св заны с внешними устройствами шинами 6.

Выходы схем сравнени  шинами номера уровн  возврата 45, 46, 47 св заны со входами установки в «1 соответствуюших разр дов регистра очереди 9 блока / и шиной 48 со входом опроса схемы олсидани  13, выход

49 которой подключен на вход выбора уровн  перехода.

На фиг. 2 заштрихованными област ми обозначены фазы обработки программ на вы5 числительной машИ|не, незаштрихованными област ми - фазы автономной работы внешних устройств.

Перед началом работы во все разр ды регистра 9 записываютс  «1, а в разр ды регистра 28 - «О. После завершени  подготовительных операций по вводу программ, распределению пам ти, занесению информации в адресные  чейки уровней и т. л. от центрального устройства управлени  по шине 8 на 15 вход блока 1 поступает сигнал «выбор уровн  перехода. При этом управление получить программа наиболее приоритетного (первого) уровн .

Каждый разр д регистра 9 прини20 мать значение «1 или «О в зависимости от того, соответственно, возможен или невозмол ен переход на программу данного уровн . Сигнал с единичного выхода схемы 10 поступает по одной из шин 4 в адресную часть 5 устройства управлени  машины, как номер уровн  перехода, на который осуществл етс  переключение.

При этом по шине 18 разр д первого уровн  регистра 9 устанавливаетс  в «О, а сигQ налом по шине 21 готовитс  дл  приема кода ключ 24 первого уровн  в блоке 3.

Вычислительна  машина выполн ет программу первого уровн , после обработки некоторого массива информации обращаетс  к 5 определенному внешнему функциональному устройству. По команде обращени  к внешнему устройству код номера его по шинам 5 от центрального устройства управлени  поступает в блоки 2 и .3. В блоке 3 он преобра0 зуетс  и запоминаетс  в узле 39 работающего уровн , который был выбран с помощью ключа 24 при передаче управлени  данному уровню . Выходы узлов 39-41 соедин ютс  так, что нескольким кодам номеров устройств, от5 нос щихс  к одной группе совместимости, соответствует одна кодова  комбинаци .

При дешифрации кода номера требуемого устройства в блоке 2 на одном из выходов дешифратора 27, определ ющем группу совместимости, к которой относитс  данное устройство , по вл етс  сигнал, опрашивающий соответствующую схему анализа значений разр дов регистра 28.

Каждый разр д регистра 2S может прини5 мать значени  «О или «1 в зависимости от того, соответственно, свободна или зан та данна  группа устройств.

Сигнал с нулевого выхода соответствующей 0 схемы апализа по щипе 7 поступает в центральное устройство управлени  дл  разрешени  запуска требуемого устройства. При этом зан та  группа совместимости блокируетс  от включени  .путем установки в «1 соответствующего разр да регистра 28. После выполнени  команды включени  устройства сигналом по шиие 8 от центрального устройства управлени  выбираетс  «оный уровень перехода, при этом по шине 14 будет опрошен второй разр д регистра 9 и управление передано программе второго уровн . Таким образом происходит обработка первых массивов программ всех уровней. Если требуемое устройство не может быть включено из-за его Несовместимости с ранее за:пуш,енными (конец первого массива программы четвертого урОВн  на фиг. 2), то на соответствуюш,ем выходе 32-34 схем анализа 29-31 в блоке 2 вырабатываетс  сигнал, который по шине 35 поступит в блок 1 дл  выбора уровн  перехода. При этом программа работаюш,его уровн  прерываетс . Если после запуска некоторого устройства окажетс , что программы всех уровней «аход тс  в состо нии фаз автономной работы запущенных устройств или ожидают разрешени  на запуск (.при этом во всех разр дах регистра 9 записаны «О), то после последовательного опроса схем по шине 17 будет .подготовлена к срабатыванию схема ожидани  13. Сигналы об окончании фазы автономной работы внешних устройств по шинам 6 поступают в блоки 2 и 3. Каждой группе совместимости устройств соответствует одна из шин 6, та.к что силналы по этим шинам означают освобождение определенной группы совместимости и устанавливают в «О соответствующие разр ды регистра 28 в блоке 2. По этим же сигналам в блоке 3 на схемах. 42-44 происходит вы вление номеров устройств , принадлежащих к данной группе, и тем самым определ ютс  номера уровней, нрограммы которых могут быть продолжены по услови м окончани  фазы автономной работы залущбнных устройств или освобождени  требуемой группы совместимости. Сигналы с выходов схем сравнени  42-44 поступают по шинам 45-47 на соответствующие входы блока / дл  установки в «1 разр дов регистра очереди 9. Одновременно по шине 48 сигнал поступает на схему ожидани  13, вызыва  ее срабатывание, если она была подготовлена по шине 17, и управление передаетс  программе наиболее приоритетного уровн  из сто щих в очереди (с увеличением номера разр дов 10, 11, 12 приоритет уровней убывает). После запуска требуемого устройства в программе четвертого уровн  (см. фиг. 2) во всех .программах вновь наступает фаза автономной работы внешних устройств. С приходом сигнала от устройства, запущенного программой первого уровн , срабатывают схемы 42 и /5 и управление передаетс  на первый уровень. После обработки следуюшего массива программы управление принимает программа наиболее приоритетного уровн  из всех, ожидающих обработки на вычислительной машине . Предмет изобретени  1.Устройство дл  переключени  программ, содержащее блок очереди совмещаемых программ , блок определени  условий перехода и блок возврата, отличающеес  тем, что, с целью повышени  быстродействи  устройства дл  переключени  программ, в нем выход номера уровн  перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства , вход выбора уровн  перехода блока очереди совмещаемых программ подключен к входу сигнала разрешени  перехода устройства и к первому выходу блока определени  условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства, второй вход блока возврата и нервый вход блока определени  условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определени  условий перехода соединены с управл ющим входом устройства, выход номера уровн  возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. 2.Устройство по п. 1, отличающеес  тем, что блок определени  условий перехода содержит дешифратор, регистр зан тости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока , нулевой вход каждого разр да регистра зан тости соединен со вторым входом блока, единичный вход каждого разр да регистра соединен с разрешающим выходом одноимен1НОЙ схемы анализа совместимости, занрещающие выходы схем анализа совместимости соединены с первым выходом блока, разрешающие выходы подключены ко второму выходу блока.