SU387367A1 - DEVICE FOR SWITCHING PROGRAMS - Google Patents

Description

1one

Изобретение относитс  к области вычислительной техники и предназначено дл  переключени  программ при мультипрограммном режиме работы вычислительной машины.The invention relates to the field of computer technology and is intended for switching programs in a multiprogrammed mode of operation of a computer.

Известны устройства управлени , содержащие блок прерывани  команд, блок прерываии  программ, блок программного переключени  уровней, блок выполн емой программы и обеспечивающие многоступенчатое прерыва-ние программ, а также одновременную работу внещних устройств.Control devices are known that contain a command interrupt block, a program interrupt block, a program level switching block, a program block being executed and providing multi-stage program interruption as well as simultaneous operation of external devices.

Однако с помощью этих устройств возможно организовать лищь программное переключение уровней основных .программ, причем возврат ,на прерванный уровень также осуществл етс  nporpaMMiHO. Это ведет к непроизводительным затратам времени и объема ОЗУ, необходимым дл  работы программкоординатора . Кроме того, известные устройства не учитывают требований совместимости внещних устройств при их па1раллельной работе в независимых программах различных уровней.However, with the help of these devices, it is possible to organize a programmatic switching of the levels of the main programs, and the return to the interrupted level is also carried out by the nporpaMMiHO. This leads to the overhead of time and amount of RAM required for the operation of the program coordinator. In addition, the known devices do not take into account the compatibility requirements of external devices when they work parallelly in independent programs of different levels.

Дл  повышени  быстродействи  предлагаемого устройства выход номера уровн  перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства, вход выбора уровн  перехода блока очереди совмещаемых программ подключен к входу сигнала разрещени  перехода устройства и к первому выходу блока определени , условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства;To increase the speed of the proposed device, the output of the transition level number of the block of the queue of combined programs is connected to the first input of the return block and to the same output of the device, the input for selecting the transition level of the block of the queue of combined programs is connected to the input of the device's transition resolution signal and to the first output of the block for determining the transition conditions, the second output of which is connected to the output of the result of the device compatibility analysis;

второй вход блока возврата и первый вход блока определени  условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определени  условий перехода соедийены с управл ющим входом устройства, выход номера уровн  возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. Кроме того, блок определени  условий перехода содержит дещифратор, регистр зан тости и схемы анализа совместимости, причем вход дещифратора подключен к первому входу блока, нулевой вход каждого разр да регистра зан тости соединен со вторым входом блока, единичный вход каждого разр да регистра соединен с разрешающим выходом одноименной схемы анализа совместимости, запрещающие выходы схем анализа совместимости соединены с первым выходом блока,the second input of the return unit and the first input of the transition condition determination unit are connected to the information input of the device, the third input of the return unit and the second input of the transition condition determination unit are connected to the control input of the device, the output of the return level number of the return unit is connected to the same name input of the combined program queue. In addition, the block for determining the transition conditions contains a descrambler, an employment register and a compatibility analysis scheme, the input of the descrambler is connected to the first input of the block, the zero input of each bit of the occupation register is connected to the second input of the block, the single input of each register bit is connected to the output of the compatibility analysis circuit of the same name prohibiting the outputs of the compatibility analysis circuits are connected to the first output of the block,

.разрещающие выходы подключены ко второму выходу блока.Disabling outputs are connected to the second output of the unit.

На фиг. 1 представлена схема устройства дл  переключени  программ и схемы построени  функциональных блоков, вход щих в состав устройства; на фиг. 2 - временна  диаграмма , иллюстрирующа  мультипрограммный режим работы в управл ющих системах Схема содержит блок очереди соВ мещаемых программ /, блок определани.  условий перехода 2, блок возврата 3, шины иомера уровн  перехода 4, кодовые ши-ны номеров внешних устройств 5, шины ответов внешних устройств 6, шину результата анализа совместимости 7, щину сигнала разрешени  перехода 5.FIG. 1 shows a diagram of a device for switching programs and a scheme for constructing functional blocks included in the composition of the device; in fig. 2 is a timing diagram illustrating a multi-program mode of operation in control systems. The circuit contains a block of a queue of mobile programs /, a block of determination. the conditions of transition 2, return unit 3, the bus of the transition level measure 4, the code lines of the numbers of external devices 5, the bus of responses of external devices 6, the bus of the result of the compatibility analysis 7, the switch resolution signal bar 5.

Блок очереди / представл ет приоритетную схему и содержит п-разр дный (где   - число уровней совмещени ) двоичный регистр очереди Я разр ды которого соответствуют определенным уровн м совмещени , схемы вы влени  значений разр дов 10, 11, 12 и схему ожидани  13.The queue block / represents the priority scheme and contains an n-bit (where is the number of combining levels) binary register of the queue whose bits I correspond to certain levels of combining, the patterns for finding the values of bits 10, 11, 12 and the waiting circuit 13.

Выходы 14, 15, У5 схем 10, 11, 12, соответствующие нулевому значению каждого предыдущего разр да подключены на вход схем вы влени  каждого последующего разр да. Выход нулевого значени  последнего (п-го) разр да шиной 17 св зан со входом подготовки схемы ол Ида«и  13.Outputs 14, 15, У5 of circuits 10, 11, 12, corresponding to the zero value of each previous bit, are connected to the input of the detection circuit of each subsequent bit. The output of the zero value of the last (nth) bit by bus 17 is connected to the input of the preparation of the Ida and 13 scheme.

Выходы единичных значений разр дов шинами 18, 19, 20 св заны со входами установки в «О соответствующих разр дов регистра очереди , а шинами 21, 22, 23 с соответствующими входами блока 3, которые соединены с ключами 24, 25, 26.The outputs of the unit values of the bits 18, 19, 20 are connected with the installation inputs in the “About the corresponding bits of the queue register, and the buses 21, 22, 23 with the corresponding inputs of the block 3, which are connected to the keys 24, 25, 26.

Блок 2 содержит дешифратор 27, т-разр дный (где т - число групп совместимости) регистр зан тости групп устройств 28 и схемы анализа 29, 30, 31 значений его разр дов.Block 2 contains the decoder 27, the t-bit (where t is the number of compatibility groups), the register of the groups of devices 28 and the analysis circuit 29, 30, 31 values of its bits.

Дешифратор 27 выполнен таким образом, что нескольким кодам номеров устройств, .принадлел ащих одной группе совместимости (к одной и той же группе отнесены устройства , которые не могут работать параллельно), соответствует один выход, сопоставленный данной группе.The decoder 27 is designed in such a way that several device number codes assigned to one compatibility group (devices that cannot work in parallel are assigned to the same group) correspond to one output associated with this group.

Соответствующие группам совместимости выходы дешифратора 27 подключены на входы схем анализа 29, 30, 31.The corresponding compatibility groups outputs of the decoder 27 are connected to the inputs of the analysis circuits 29, 30, 31.

Выходы 32, 33, 34 схем 29, 30, 31, соответствующие единичным значени м разр дов регистра 28, шиной 35 св заны с блоком /, а ВЫХОДЫ 36, 37, 38 нулевых значений разр дов подключены на входы установки в «1 соответствующих разр дов регистра 28, входы установки в «О разр дов которого шинами 6 св заны с внешними устройствами.The outputs 32, 33, 34 of the circuits 29, 30, 31, corresponding to the unit values of the bits of the register 28, the bus 35 are connected to the unit /, and the OUTPUTS 36, 37, 38 of the zero values of the bits are connected to the installation inputs in "1 corresponding bits There are 28 registries, the installation inputs in the “bits of which are connected by tires 6 to external devices.

Блок 3 содержит преобразователи кодов номеров устройств 39, 40, 41, входы которых через ключи 24, 25, 26 св заны с кодовыми шинами 5.Unit 3 contains the device code converters for device numbers 39, 40, 41, whose inputs through keys 24, 25, 26 are connected with code buses 5.

Выходы преобразователей подключены ко входам схем сравнени  42, 43, 44, вторые входы которых св заны с внешними устройствами шинами 6.The transducer outputs are connected to the inputs of the comparison circuits 42, 43, 44, the second inputs of which are connected to external devices by buses 6.

Выходы схем сравнени  шинами номера уровн  возврата 45, 46, 47 св заны со входами установки в «1 соответствуюших разр дов регистра очереди 9 блока / и шиной 48 со входом опроса схемы олсидани  13, выходThe outputs of the comparison circuits by the buses with the return level numbers 45, 46, 47 are connected to the installation inputs in the "1 corresponding bits of the register queue 9 block / bus 48 to the polling input of the Olsidani circuit 13, output

49 которой подключен на вход выбора уровн  перехода.49 which is connected to the input of the transition level selection.

На фиг. 2 заштрихованными област ми обозначены фазы обработки программ на вы5 числительной машИ|не, незаштрихованными област ми - фазы автономной работы внешних устройств.FIG. The 2 shaded areas indicate the phases of processing programs on the computer with non-shaded areas — the autonomous phases of external devices.

Перед началом работы во все разр ды регистра 9 записываютс  «1, а в разр ды регистра 28 - «О. После завершени  подготовительных операций по вводу программ, распределению пам ти, занесению информации в адресные  чейки уровней и т. л. от центрального устройства управлени  по шине 8 на 15 вход блока 1 поступает сигнал «выбор уровн  перехода. При этом управление получить программа наиболее приоритетного (первого) уровн .Before starting work, "1" is written in all bits of register 9, and in register bits 28 - "O. After completing the preparatory operations for entering programs, allocating memory, entering information into the address cells of levels, and so on. From the central control unit, the bus 8 to the 15 input of block 1 receives the signal "selection of the transition level. At the same time, management will receive a program of the highest priority (first) level.

Каждый разр д регистра 9 прини20 мать значение «1 или «О в зависимости от того, соответственно, возможен или невозмол ен переход на программу данного уровн . Сигнал с единичного выхода схемы 10 поступает по одной из шин 4 в адресную часть 5 устройства управлени  машины, как номер уровн  перехода, на который осуществл етс  переключение.Each bit of register 9 is assigned the value “1 or“ О depending on whether, respectively, a transition to a program of this level is possible or not possible. The signal from the single output of the circuit 10 enters via one of the buses 4 to the address part 5 of the machine control unit, as the number of the transition level to which the switch is made.

При этом по шине 18 разр д первого уровн  регистра 9 устанавливаетс  в «О, а сигQ налом по шине 21 готовитс  дл  приема кода ключ 24 первого уровн  в блоке 3.In this case, over the bus 18, the bit of the first level of the register 9 is set to "O", and the signal of the bus 21 is prepared to receive a code, the key 24 of the first level in block 3.

Вычислительна  машина выполн ет программу первого уровн , после обработки некоторого массива информации обращаетс  к 5 определенному внешнему функциональному устройству. По команде обращени  к внешнему устройству код номера его по шинам 5 от центрального устройства управлени  поступает в блоки 2 и .3. В блоке 3 он преобра0 зуетс  и запоминаетс  в узле 39 работающего уровн , который был выбран с помощью ключа 24 при передаче управлени  данному уровню . Выходы узлов 39-41 соедин ютс  так, что нескольким кодам номеров устройств, от5 нос щихс  к одной группе совместимости, соответствует одна кодова  комбинаци .The computing machine executes the first level program, after processing a certain array of information, it accesses 5 a specific external functional device. When a command is addressed to an external device, the code of its number on buses 5 from the central control unit enters blocks 2 and .3. In block 3, it is transformed and stored in the node 39 of the operating level, which was selected using the key 24 when transferring control to this level. The outputs of nodes 39-41 are connected so that several codes of device numbers, from 5 bearing to the same compatibility group, correspond to one code combination.

При дешифрации кода номера требуемого устройства в блоке 2 на одном из выходов дешифратора 27, определ ющем группу совместимости, к которой относитс  данное устройство , по вл етс  сигнал, опрашивающий соответствующую схему анализа значений разр дов регистра 28.When the code of the required device is decrypted in block 2, one of the outputs of the decoder 27, which defines the compatibility group to which this device belongs, a signal appears that polls the corresponding register for analyzing the values of register bits 28.

Каждый разр д регистра 2S может прини5 мать значени  «О или «1 в зависимости от того, соответственно, свободна или зан та данна  группа устройств.Each bit of the 2S register can take the value "O or" 1, depending on whether this device group is free or busy, respectively.

Сигнал с нулевого выхода соответствующей 0 схемы апализа по щипе 7 поступает в центральное устройство управлени  дл  разрешени  запуска требуемого устройства. При этом зан та  группа совместимости блокируетс  от включени  .путем установки в «1 соответствующего разр да регистра 28. После выполнени  команды включени  устройства сигналом по шиие 8 от центрального устройства управлени  выбираетс  «оный уровень перехода, при этом по шине 14 будет опрошен второй разр д регистра 9 и управление передано программе второго уровн . Таким образом происходит обработка первых массивов программ всех уровней. Если требуемое устройство не может быть включено из-за его Несовместимости с ранее за:пуш,енными (конец первого массива программы четвертого урОВн  на фиг. 2), то на соответствуюш,ем выходе 32-34 схем анализа 29-31 в блоке 2 вырабатываетс  сигнал, который по шине 35 поступит в блок 1 дл  выбора уровн  перехода. При этом программа работаюш,его уровн  прерываетс . Если после запуска некоторого устройства окажетс , что программы всех уровней «аход тс  в состо нии фаз автономной работы запущенных устройств или ожидают разрешени  на запуск (.при этом во всех разр дах регистра 9 записаны «О), то после последовательного опроса схем по шине 17 будет .подготовлена к срабатыванию схема ожидани  13. Сигналы об окончании фазы автономной работы внешних устройств по шинам 6 поступают в блоки 2 и 3. Каждой группе совместимости устройств соответствует одна из шин 6, та.к что силналы по этим шинам означают освобождение определенной группы совместимости и устанавливают в «О соответствующие разр ды регистра 28 в блоке 2. По этим же сигналам в блоке 3 на схемах. 42-44 происходит вы вление номеров устройств , принадлежащих к данной группе, и тем самым определ ютс  номера уровней, нрограммы которых могут быть продолжены по услови м окончани  фазы автономной работы залущбнных устройств или освобождени  требуемой группы совместимости. Сигналы с выходов схем сравнени  42-44 поступают по шинам 45-47 на соответствующие входы блока / дл  установки в «1 разр дов регистра очереди 9. Одновременно по шине 48 сигнал поступает на схему ожидани  13, вызыва  ее срабатывание, если она была подготовлена по шине 17, и управление передаетс  программе наиболее приоритетного уровн  из сто щих в очереди (с увеличением номера разр дов 10, 11, 12 приоритет уровней убывает). После запуска требуемого устройства в программе четвертого уровн  (см. фиг. 2) во всех .программах вновь наступает фаза автономной работы внешних устройств. С приходом сигнала от устройства, запущенного программой первого уровн , срабатывают схемы 42 и /5 и управление передаетс  на первый уровень. После обработки следуюшего массива программы управление принимает программа наиболее приоритетного уровн  из всех, ожидающих обработки на вычислительной машине . Предмет изобретени  1.Устройство дл  переключени  программ, содержащее блок очереди совмещаемых программ , блок определени  условий перехода и блок возврата, отличающеес  тем, что, с целью повышени  быстродействи  устройства дл  переключени  программ, в нем выход номера уровн  перехода блока очереди совмещаемых программ соединен с первым входом блока возврата и с одноименным выходом устройства , вход выбора уровн  перехода блока очереди совмещаемых программ подключен к входу сигнала разрешени  перехода устройства и к первому выходу блока определени  условий перехода, второй выход которого соединен с выходом результата анализа совместимости устройства, второй вход блока возврата и нервый вход блока определени  условий перехода соединены с информационным входом устройства, третий вход блока возврата и второй вход блока определени  условий перехода соединены с управл ющим входом устройства, выход номера уровн  возврата блока возврата соединен с одноименным входом блока очереди совмещаемых программ. 2.Устройство по п. 1, отличающеес  тем, что блок определени  условий перехода содержит дешифратор, регистр зан тости и схемы анализа совместимости, причем вход дешифратора подключен к первому входу блока , нулевой вход каждого разр да регистра зан тости соединен со вторым входом блока, единичный вход каждого разр да регистра соединен с разрешающим выходом одноимен1НОЙ схемы анализа совместимости, занрещающие выходы схем анализа совместимости соединены с первым выходом блока, разрешающие выходы подключены ко второму выходу блока.The signal from the zero output of the corresponding 0 scheme of analysis is carried out by pin 7 to the central control unit to enable the launch of the required device. In this case, the occupied compatibility group is blocked from being turned on. By setting the corresponding register bit to "1". After executing the device turn-on command by the signal from step 8 from the central control unit, this transition level is selected, and the second bit will be interrogated via bus 14 register 9 and control transferred to the second level program. Thus, the first arrays of programs of all levels are processed. If the required device cannot be switched on due to its incompatibility with the previously for: pushed ones (the end of the first array of the program of the fourth level 14 in Fig. 2), then the corresponding output 32-34 of the analysis circuits 29-31 in block 2 is generated a signal that will go to bus 1 via bus 35 to select the transition level. At the same time, the program is working, its level is interrupted. If, after launching a device, it appears that programs of all levels are in the state of autonomous operation of running devices or are waiting for permission to start (in this case, register O is recorded in all bits of register 9), after sequential polling of the circuits on the bus 17 the waiting circuit 13 will be prepared for operation. Signals about the end of the autonomous operation of external devices via tires 6 are received in blocks 2 and 3. Each compatibility group of the devices corresponds to one of the tires 6, since the signals via these buses mean release ue certain compatibility groups and set to "On respective bit register rows 28 in block 2. According to the same signals in the block 3 in the Schemes. 42-44, the numbers of devices belonging to this group are detected, and thereby the level numbers are determined, whose programs can be continued under the conditions of the end of the autonomous phase of the main devices or the release of the required compatibility group. The signals from the outputs of the comparison circuits 42-44 are fed through the buses 45-47 to the corresponding block inputs / for setting 1 bits of the register of queue 9. At the same time, the bus 48 sends the signal to the waiting circuit 13, causing it to trigger if it was prepared bus 17, and control is transferred to the program of the highest priority level from queuing (with an increase in the number of digits 10, 11, 12, the priority levels decrease). After the launch of the required device in the fourth level program (see Fig. 2), the autonomous operation phase of external devices again begins in all the programs. With the arrival of a signal from the device started by the first level program, circuits 42 and / 5 are triggered and control is transferred to the first level. After processing the next program array, control is assumed by the program of the highest priority level among all those waiting to be processed on the computer. Subject of the invention 1. A device for switching programs, comprising a block of a queue of compatible programs, a block for determining transition conditions, and a return block, characterized in that, in order to increase the speed of the device for switching programs, the output of the number of the transition level of the block of a queue of combined programs is connected to the first the input of the return unit and with the same output of the device, the input of the transition level selection of the block of the queue of compatible programs is connected to the input of the device transition enable signal and to the first output b The transition condition definition locale, the second output of which is connected to the output of the device compatibility analysis result, the second input of the return unit and the nerve input of the transition condition determination unit are connected to the information input of the device, the third input of the return unit and the second input of the transition condition determination unit , the output of the return level number of the return block is connected to the same input of the block of the queue of combined programs. 2. The device according to claim 1, characterized in that the block for determining transition conditions contains a decoder, an occupation register and a compatibility analysis scheme, the input of the decoder is connected to the first input of the block, the zero input of each section of the employment register is connected to the second input of the block, A single input of each register register is connected to an enable output of the same name compatibility analysis circuit, the outputs of the compatibility analysis circuit are connected to the first output of the block, and the enable outputs are connected to the second output of the block.