SU369564A1 - ARITHMETIC DEVICE - Google Patents

Description

1one

Предлагаемое изобретение относитс  к области вычислительной техники и предназначено дл  производства операций умножени , делени  и извлечени  квадратного корн .The present invention relates to the field of computing technology and is intended for performing operations of multiplying, dividing and extracting the square root.

Известно арифметическое устройство, содержащее блок делени  и извлечени  квадратного корн  из числа, представленного унитарным кодом.An arithmetic unit is known which contains a unit for dividing and extracting the square root of a number represented by a unitary code.

Недостатком известного устройства  вл ютс  невозможность получени  результатов в двоичных кодах; невозможность производства рассматриваемых операций, когда подкоренное число и делимое представлены в двоичных кодах, а результат необходимо получить в унитарном ходе; невозможность производства операции умножени  двоичных кодов двух сомножителей с получением произведени  в унитарном коде.A disadvantage of the known device is the impossibility of obtaining results in binary codes; the impossibility of producing the operations in question, when the root number and the dividend are represented in binary codes, and the result must be obtained in a unitary course; the inability to perform the operation of multiplying the binary codes of the two factors to produce a product in a unitary code.

Предложенное устройство отличаетс  тем, что содержит двоичный счетчик, триггеры, схемы «И, «ИЛИ и двухнозиционные переключатели . Импульсный вход первой схемы «И св зан со входной клеммой, управл ющий вход -с единичны выходом первого триггера, а выход - с импульсными входами второй и третьей схем «И и с входом блока делени  и извлечени  корн , выход котоpoifo св зан с импульсными входами четвертой и п той схем «И. Выходы второй и четБертой , а также третьей и п той схем «И The proposed device is characterized in that it contains a binary counter, triggers, AND, OR and two-point switches. The pulse input of the first circuit is connected to the input terminal, the control input is single with the output of the first trigger, and the output is connected with the pulse inputs of the second and third circuits and with the input of the division and root module connected to the pulse inputs the fourth and fifth of the schemes “I. The outputs of the second and fourth, as well as the third and fifth schemes “And

попарно св заны соответственно через первую и вторую схему «ИЛИ с выходной клеммой и со счетным входом двоичного счетчика, выход которого подключен к нулевому входу первого триггера, единичный вход которого подключен к управл ющей клемме и к подвижным контактам переключателей, неподвижные контакты которых попарно св заны соответственно с нулевыми и единичными входами второго, третьего и четвертого триггеров. Единичный выход последнего подключен к управл ющему входу третьей схемы «И, а нулевой вход - к первому управл ющему входу п той схемы «И, второй управл ющий вход которой подключен к единичному выходу третьего триггера, нулевой выход которого подключен к управл ющему входу четвертой схемы «И. Единичный выход второго триггера св зан с управл ющим входом второй схемы «И.in pairs, respectively, through the first and second OR circuit with the output terminal and with the counting input of a binary counter, the output of which is connected to the zero input of the first trigger, whose single input is connected to the control terminal and to the movable contacts of the switches, the fixed contacts of which are pairwise connected respectively with zero and single inputs of the second, third and fourth triggers. The single output of the latter is connected to the control input of the third AND circuit, and the zero input to the first control input of the fifth AND circuit, the second control input of which is connected to the single output of the third trigger, the zero output of which is connected to the control input of the fourth circuit "AND. The single output of the second trigger is associated with the control input of the second I.

Это позвол ет расщирить функциональные возможности устройства.This allows to extend the functionality of the device.

Схема предложенного устройства представлена на чертеже.The scheme of the proposed device is shown in the drawing.

Устройство содержит совмещенный блок / делени  и извлечени  квадратного корн  из числа, представленного унитарным кодом, /г-разр дный двоичный счетчик 2, триггеры 3-6, схемы «И 7-}}, схемы «ИЛИ 12 и 13 и четыре двухпозиционных переключател The device contains a combined block / division and square root of the number represented by the unitary code / g-bit binary counter 2, triggers 3-6, schemes "And 7-}}, schemes" OR 12 and 13, and four two-position switches

14-17. Левые входы и выходы триггеров  вл ютс  нулевыми, правые - единичными. Если триггер находитс  в положении нул , на нулевом выходе имееггс  потенциал кода единицы, если триггер находитс  в положении единицы, то потенциал кода единицы имеетс  на единичном выходе.14-17. The left inputs and outputs of the triggers are zero, the right ones are single. If the trigger is at the zero position, the potential of the unit code is at the zero output, if the trigger is at the position of one, then the potential of the unit code is at the single output.

Входна  клемма 18 св зана с импульсным входом схемы «И 7, управл ющий вход которой под1«1ючен к единичному выходу триггера 3, а выход - к входу де ительно-извлекающего блока / и к импульсным входам схем «И 10 и //. Выход блока / св зан с импульсными входами схем «И S и 9. Выходы схем «И 8 к 11 через схему «ИЛИ 12 св заны с выходной клеммой 19, а выходы схем «И 9 и 10 через схему «ИЛИ 13 - со счетным входом счетчика 2, выходом подключенного к нулевому входу триггера 3. Управл ющий вход схемы «И // св зан с единичным выходом триггера 4, управл ющий вход схемы «И S -с нулевым выходом триггера 5, единичным выходом подключенного к первому управл ющему входу схемы «И 9, вторым управл ющим входом св занной с нулевым выходом триггера 6, единичным выходом подключенного к управл ющему входу схемы «И 10. Клемма 20 св зана с едпйичиым (ВХОДОМ три1лгера с и с подвижными контактами переключателей 14-17. Неподвижный контакт 21 переключател  14 св зан с шипой установки в блоке 1 режима работы «деление частоты, а контакт 22- с шиной установки режима «извлечение корн . Неподвижные контакты 23-25 переключателей 15-17 св заны соответственно с нулевыми входами триггеров 4-6, а контакты 26-28 - с единичными входами этих же триггеров, п входных клемм 29 св заны поразр дно с входами установки коэффициента делени  в блоке 1, п входных клемм 30 - .поразр дно с единичными входами счетчика 2.The input terminal 18 is connected to the pulse input of the circuit “AND 7, the control input of which is under 1” to the single output of the trigger 3, and the output to the input of the output-extracting unit / and to the pulse inputs of the circuits “And 10 and //. The output of the block / is connected to the pulse inputs of the circuits "AND S and 9. The outputs of the circuits" AND 8 to 11 through the circuit "OR 12 are connected to the output terminal 19, and the outputs of the circuits" And 9 and 10 through the circuit "OR 13 to the counting the input of the counter 2, the output connected to the zero input of the trigger 3. The control input of the AND / I circuit is connected to the single output of the trigger 4, the control input of the circuit AND I S with the zero output of the trigger 5, the single output connected to the first control input the circuit "AND 9, the second control input connected to the zero output of trigger 6, the single output connected to the control The input terminal of the circuit “AND 10. Terminal 20 is connected with the unit (INPUT triple with and with the movable contacts of the switches 14-17. The fixed contact 21 of the switch 14 is connected with the spike of the frequency division of the operating mode 1, and contact 22- with the bus setting of the mode “extraction of the root.” The fixed contacts 23–25 of the switches 15–17 are connected respectively with the zero inputs of the flip-flops 4–6, and the contacts 26-28 - with the single inputs of the same triggers, n input terminals 29 are connected with the inputs of the installation of the division factor in block 1, p input terminals 30 - .signable with single counter inputs 2.

Работа устройства заключаетс  в следующем .The operation of the device is as follows.

. В исходном состо нии три1гге|р 3 и счетчик 2 наход тс  в нулевых положени х, схема «И 7 закрыта.. In the initial state of the trigge | p 3 and the counter 2 are in zero positions, the & 7 circuit is closed.

При работе устройства в режиме делени , когда делимое представлено в унитарном коде , делитель - в двоичном коде, а частное необходимо получить в унитарном коде, переключатели 14-17 устанавливаютс  соответственно в положени  (контакты) 21-25. Через входные клеммы 29 в делительпо-извлекающий блок 1 заноситс  двоичный код делител . После подачи ипульса на входную клемму 20 в блоке / устанавливаетс  режим «деление частоты, триггер 3 устанавливаетс  в единичное положение, а триггеры 4-6 - в нулевое положение. Схемы «И 7 и S открываютс , схемы «И 9-11 закрываютс . На входную клемму 18 подаетс  делимое в виде последовательности импульсов, которые, пройд  через схему «И 7, поступают наWhen the device operates in the division mode, when the dividend is represented in the unitary code, the divisor is in the binary code, and the quotient needs to be obtained in the unitary code, the switches 14-17 are set respectively to the position (contacts) 21-25. Through the input terminals 29 in the divider-extracting unit 1 the binary code of the divider is entered. After applying the pulse to the input terminal 20 in the block / set the mode "frequency division, the trigger 3 is set to one position, and the triggers 4-6 - in the zero position. The schemes "And 7 and S are opened, the schemes" And 9-11 are closed. The input terminal 18 is supplied with a dividend in the form of a sequence of pulses, which, having passed through the circuit "And 7, go to

вход блока 1, на выходе которого формируетс  число импульсов, равное частному. Это количество импульсов, пройд  через схемы «И 8 И «ИЛИ 12, поступает на выходнуюthe input of block 1, at the output of which a number of pulses is formed, equal to the quotient. This number of pulses, passed through the scheme "And 8 And" OR 12, arrives at the output

клемму 9.terminal 9.

Процесс работы устройства в режиме извлечени  квадратного корн  из числа, представленного унитарным кодом, когда результат извлечени  необходимо получить такжеThe process of operating the device in the mode of extracting the square root of the number represented by the unitary code, when the result of the extraction must also be obtained

в унитарном коде, протекает аналогично выщерассмотренному , отлича сь от него лищь тем, что блок / работает в режиме извлечени  квадратного корн , который устанавливаетс  переключателем 14 за счет переводаin the unitary code, it proceeds similarly to that considered, differing from it in that the unit / works in the square root extraction mode, which is set by switch 14 due to translation

последнего в положение (контакт) 22. Через входные клеммы 29 в блок / ничего не заноситс . При этом результат извлечени  квадратного корн  из числа, представленного последовательностью импульсов, поступающейthe last in position (contact) 22. Through the input terminals 29 in the unit / nothing is entered. The result is the extraction of the square root of the number represented by the sequence of pulses arriving

на клемму 18, формируетс  на выходе блока / в виде последовательности импульсов, котора  через схемы «И 8 и «ИЛИ 12 по даетс  на выходную клемму 19.to terminal 18, is formed at the output of the block (in the form of a sequence of pulses) which through the circuits "AND 8 and" OR 12 is sent to the output terminal 19.

Работа устройства в режиме делени , когда делимое представлено в унитарном коде, делитель - в двоичном коде, а частное необходимо получить в двоичном коде, заключаетс  в следующем.The operation of the device in the division mode, when the dividend is represented in the unitary code, the divisor is in the binary code, and the quotient needs to be obtained in the binary code, is as follows.

Переключатели 14-17 устанавливаютс Switches 14-17 are set

соответственно в положени  (контакты) 2/, 23, 27 и 25. По команде «Пуск, подаваемой на клемму 20, схемы «И 7 и 9 открываютс , а схемы «И 8, 10 и // закрываютс , в блок / устанавливаетс  режим «деление частоты.respectively, in the position (contacts) 2, 23, 27 and 25. By the command "Start sent to terminal 20, the circuits" And 7 and 9 are opened, and the circuits "And 8, 10 and // are closed, the mode / “Frequency division.

С подачей на клемму /S делимого в виде последовательности импульсов, последн   поступает через схему «И 7 в блок /, н-а выходе которого формируетс  пакет импульсов, число которых равно частному, которыеWith the supply to the terminal / S of the dividend in the form of a sequence of pulses, the latter enters through the circuit "And 7 into the block /, and the output of which forms a packet of pulses, the number of which is equal to the particular one, which

пройд  через схемы «И 9 и «ИЛИ 13, поступает на 1счетный вход двоичного счетчика 2, преобразу сь в нем в двоичный код.having passed through the circuits “AND 9 and“ OR 13, goes to the 1-count input of binary counter 2, transforming it into a binary code.

Работа устройства в режиме извлечени  квадратного корн  из числа, представленного унитарным кодом, с получением результата извлечени  в двоичном коде заключаетс  в следующем.The operation of the device in the mode of extracting the square root of the number represented by the unitary code to obtain the result of the extraction in the binary code is as follows.

Блок 1 работает в режиме извлечени  квадратного корн , который устанавливаетс Block 1 operates in square root mode, which is set to

переключателем М за счет перевода последнего в положение (контакт) 22. При этом результат извлечени  квадратного корн  из числа импульсов, поступивших на клемму 18, фиксируетс  в виде двоичного кода в счетчике 2.switch M by transferring the latter to position (contact) 22. The result of extracting the square root of the number of pulses received at terminal 18 is recorded as a binary code in counter 2.

При работе устройства в режиме делени , когда делимое и делитель заданы в двоичных кодах, а частное необходимо получить в унитарном коде, делимое в донолнительном кодеWhen the device operates in the division mode, when the dividend and divider are specified in binary codes, and the quotient must be obtained in the unitary code, the dividend in the additional code

через входные клеммы 30 заноситс  в счетчик 2, а код делител  через входные клеммы 29 - в блок /. Переключатели 14-17 уста .навливаютс  соответственно в положени  (контакты) 21, 23, 24 и 28. С подачей наthrough the input terminals 30 is entered into the counter 2, and the divider code through the input terminals 29 - into the block /. The switches 14-17 of the mouth are respectively pushed to the position (contacts) 21, 23, 24 and 28. With the supply to

клемму 20 импульса в блоХе / устанавливаетс  режим «делени  частоты, схемы «И 7, 8 и 10 открываютс , а схемы «И 9 н 11 закрываютс . Процесс делени  начинаетс  подачей на входную кле,мму 18 частоты импульсов, котора , нройд  через схему «И 7, поступает в делитель частоты блока /, непосредственно, а через схемы 10 и «ИЛИ 13 - в счетчик 2. После того, как в счетчик 2 поступит пакет импульсов, количество в котором равно делимому, на выходе последнего формируетс  импульс, который установит триггер 3 в нулевое положение, в результате чего схема «И 7 закроетс , и дальнейшее поступление входных импульсов в делительный блок /ив счетчик 2 прекратитс . Таким образом, на входы счетчика 2 и делительного блока / поступает количество импульсов, равное делимому. В процессе заполнени  счетчика 2 на выходе делител  блока / формируетс  количество импульсов, равное частному, которое через схемы «И 8 и «ИЛИ 12 поступает на выходную клемму 19. В рассматриваемом случае частное получаетс  с точностью до целых. Точность делени  можно повысить на т двоичных разр дов после зап той, если делимое заносить в счетчик 2 со смещением на m разр дов в сторону увеличени . При этом результат делени  получаетс  в m раз больще. Дл  получени  истинного частного необходимо в счетчике результата (,на чертеже не показан), выделить т младших разр дов, соответствующие дробной части частного. Работа устройства в режиме извлечени  квадратного корн  из числа, представленного двоичным кодом, заключаетс  в следующем . В счетчик 2 через входные клеммы 30 заноситс  дополнительный код подкоренного выражени . Переключатель 14 переводитс  в положение (контакт) 22. Остальные переключатели остаютс  в положени х (контактах ) 21, 23, 24 и 28. С подачей импульса на клемму 20 открываетс  схема «И 7, а в блоке / устанавливаетс  режим «извлечение корн . На входную клемму 18 подаетс  частота импульсов, котора  будет проходить через схему «И 7 в извлекающий блок /ив счетчик 2. С поступлением в последний числа импульсов, равного подкоренному выражению , на его выходе формируетс  импульс, который блокирует дальнейшее поступление частоты импульсов в счетчик 2 и в извлекающий блок /. Иа выходе последнего формируетс  число импульсов, равное результату извлечени , которые, пройд  через схемы «И 8 и «ИЛИ 12, поступает на входную клемму 19. В рассматриваемом случае извлечение квадратного корн  производитс  с точностью до целых. С целью получени  результата с точностью до т двоичных разр дов после зап той необходимо дополнительный код подкоренного выражени  заносить в счетчик 2 со смещением на 2т разр дов в сторону увеичени . При этом результат извлечени  получаетс  в т раз большим. При работе устройства в режиме умножени  двух чисел, представленных двоичными кодами, когда произведение необходимо получить в унитарном коде, переключатели 14-17 останавливаютс  соответственно в положени  (контакты) 21, 26, 27 и 25. Через входные клеммы 30 в счетчик 2 заноситс  дополнительный код одного из сомнол ителей, а через клеммы 29 в блок / - код второго сомножител . С подачей импульса на клемму 20 в блоке / устанавливаетс  работы «деление частоты, схемы «П 7, 9 к 11 открываютс , а схемы «И 8 и 10 закрыва18 подаетс  частота имютс . На клемму IS подаетс  частота пульсов, котора , пройд  через схему «И 7, поступает в делитель частоты блока /, непосредственно , а через схемы «И // и «ИЛИ 12 - на выходную клемму 19. На выходе блока / формируютс  импульсы, которые через схемы «И 9 и «ИЛИ 13 поступают в счетчик 2. После того, как в счетчик 2 поступит количество импульсов, равное первому сомножителю, на выходе последнего формируетс  импульс, который устанавливает триггер 5 в положение нул , в результате чего схема «И 7 закрываетс , и дальнейшее поступление нмнульсов в делитель частоты блока / прекращаетс . Число импульсов, поступившее в делитель частоты блока /, подаетс  на выходную клемму 19. Указанное количество импульсов и есть результат произведени . Предмет изобретени  Арифметическое устройство, содерл ащее блок делени  и извлечени  квадратного корн  из числа, представленного унитарным кодом , отличающеес  тем, что, с целью расширени  функциональных возмол ностей, оно дополнительно содерлсит двоичный счетчик. триггеры, схемы «И, «ИЛИ и двухпозиционные переключатели, причем импульсный вход первой схемы «И св зан со входной клеммой, управл ющий вход - с един-ичным выходом первого триггера, а выход - с импульсными входамп второй и третьей схем «И и со входом блока делени  и извлечени  корн , выход которого св зан с имнульспыми входами четвертой и п той схем «И, выходы второй и четвертой, третьей и п той схем «И попарно св заны соответственно через первую и вторую схему «ИЛИ с выходной клеммой и со счетным входом двоичного счетчика, выход которого подключен к нулевому входу первого триггера, единнчный вход которого подключен к управл ющей клемме и к подвил ным контактам переключателей, неподвил ные контакты которых попарно св заны соответственно с нулевыми и единичными входами второго, третьего и четвертого триггеров , единичный выход четвертого триггера подключен к управл ющему входу третьей схемы «И, а нулевой выход - к первому управл ющему входу п той схемы «PI, второй у1травл ющий вход которой подключен к единичному выходу третьего триггера, нулевой выход которого подключен к управл ющему входу четвертой схемы «И, а единичный выход второго триггера св зан с управл ющим входом второй схемы «И.the terminal 20 of the pulse in the block / sets the "frequency division" mode, the circuits "And 7, 8, and 10 open, and the circuits" And 9 and 11 close. The dividing process begins by applying a pulse frequency to the input glue, 18 mm, which, via the “And 7” circuit, enters the block frequency divider /, directly, and through the 10 and “OR 13” circuits, into the counter 2. After the 2, a packet of pulses will arrive, the number of which is equally divisible, a pulse is generated at the output of the latter, which sets trigger 3 to the zero position, as a result of which the "And 7" circuit closes and the further flow of the input pulses to the separating unit (i) in counter 2 stops. Thus, the inputs of the counter 2 and the dividing block / receives the number of pulses equal to the dividend. In the process of filling the counter 2 at the output of the divider unit /, a number of pulses is formed, which is equal to the quotient, which through the circuits AND 8 and OR 12 goes to the output terminal 19. In this case, the quotient is obtained with an accuracy of integers. The accuracy of the division can be increased by t binary bits after the second, if the dividend is entered into counter 2 with an offset of m bits upwards. In this case, the result of division is obtained m times more. To obtain a true quotient, it is necessary in the result counter (, not shown in the drawing), to select m lower-order bits corresponding to the fractional part of the quotient. The operation of the device in the square root extraction mode of the number represented by the binary code is as follows. In counter 2, an additional code of the root expression is entered through the input terminals 30. Switch 14 is switched to position (contact) 22. The remaining switches remain in positions (contacts) 21, 23, 24 and 28. With the pulse applied to terminal 20, the & 7 circuit opens, and in the block / set the "root-extract." A pulse frequency is applied to the input terminal 18, which will pass through the "AND 7" circuit to the extracting unit (i) in counter 2. With the arrival of the last number of pulses equal to the root expression, a pulse is formed at its output, which blocks the further arrival of the frequency of pulses into the counter 2 and into the extraction block. After the output of the latter, a number of pulses is formed, equal to the result of the extraction, which, having passed through the AND 8 and OR 12 circuits, arrive at the input terminal 19. In the case under consideration, the square root extraction is performed to the nearest whole. In order to obtain a result with an accuracy of up to t binary bits, it is necessary to add the additional code of the radicated expression to counter 2 with an offset of 2 tons in the direction of increase. In this case, the result of extraction is obtained t times larger. When the device operates in the multiplication mode of two numbers represented by binary codes, when the product needs to be obtained in a unitary code, the switches 14-17 are stopped, respectively, in the position (contacts) 21, 26, 27 and 25. An additional code is entered into the counter 2 through the input terminals 30 one of the somnol actuators, and through terminals 29 in the block / - the code of the second factor. With a pulse applied to terminal 20 in the unit / set, the work "frequency division," P 7, 9 to 11 circuits are opened, and "And 8 and 10 closes" circuits 18 are applied and the frequency is applied. The pulse frequency is applied to the IS terminal, which, having passed through the circuit "AND 7, enters the frequency divider of the block /, directly, and through the circuit" AND // and "OR 12 - to the output terminal 19. At the output of the block / pulses are generated through the schemes "AND 9 and" OR 13 arrive at counter 2. After counter 2 receives a number of pulses equal to the first factor, a pulse is formed at the output of the latter, which sets trigger 5 to zero, resulting in AND 7 closes, and the further entry of nm pulses into the frequency divider b Oka / stops. The number of pulses received in the frequency divider of the block I is fed to the output terminal 19. The indicated number of pulses is the result of the product. The subject of the invention is an arithmetic unit containing a unit for dividing and extracting a square root from a number represented by a unitary code, characterized in that, in order to expand the functional possibilities, it additionally contains a binary counter. triggers, AND, OR circuit and two-position switches, the pulse input of the first circuit AND connected to the input terminal, the control input with the single output of the first trigger, and the output with pulse input of the second and third AND circuits with the input of the dividing and extracting unit, the output of which is connected to the four and fifth I & M loop inputs, the second and fourth, third and fifth And and two output circuits are connected in pairs, respectively, through the first and second OR circuits to the output terminal and with a binary counter counting input, the output of which is n Connected to the zero input of the first trigger, the single input of which is connected to the control terminal and to the sub contacts of the switches, the non-ground contacts of which are connected in pairs with the zero and single inputs of the second, third and fourth triggers respectively, to the control output the input of the third circuit "And, and the zero output - to the first control input of the fifth circuit" PI, the second control input of which is connected to the single output of the third trigger, the zero output of which is connected To the control input of the fourth circuit "AND, and the single output of the second trigger is connected with the control input of the second circuit" I.