SU1735999A1 - Digital-to-analog converter - Google Patents
Digital-to-analog converter Download PDFInfo
- Publication number
- SU1735999A1 SU1735999A1 SU894757379A SU4757379A SU1735999A1 SU 1735999 A1 SU1735999 A1 SU 1735999A1 SU 894757379 A SU894757379 A SU 894757379A SU 4757379 A SU4757379 A SU 4757379A SU 1735999 A1 SU1735999 A1 SU 1735999A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- code
- inputs
- time interval
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/662—Multiplexed conversion systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к измерительной технике, автоматике, и может использовано при создании, высококачественных аналого-цифровых преобразователей и измерительных систем контрол параметров изделий электронной техники. Цифроаналоговый преобразователь (ЦАП) содержит источник 1 опорного напр жени , весовые резисторы, операционный усилитель 3, задающий генератор k, основ- 19 (Л -J со ел со СО со ЈThe invention relates to measuring equipment, automation, and can be used to create high-quality analog-to-digital converters and measuring systems for monitoring parameters of electronic products. The digital-to-analog converter (DAC) contains the source 1 of the reference voltage, the weight resistors, the operational amplifier 3, the master oscillator k, the fundamental 19 (L -J co-powered with CO with Ј
Description
ной элемент И 5, дополнительные элементы И 6, D-триггеры 7 МОП-транзисторы 8,ST,шину 10 сдвига, вычитающий счетчик 11, преобразователи 12 кода в интервал времени, резистор 13, регистр 1 сдвига, RS-триггер 15, регистр 16.кода периода, регистр 17 преобразуемого кода, формирователь 18 импульсов, источник 19, одновибратор 20, конденсатор 21, резистор 22у шину 28 1- Пуск, выходную шину 29. Преобразователь 12 кода в интервал времени содержит счетчик 23, цифровые компараторы 2k, 25, RS-триггер 26, элемент И 27. Введение регистра кода периода, триггера, вычитающего счетчи ка, формировател импульсов, одно- вибратора, элемента И расшир ет область применени ЦАП за счет обеспечени возможности управлени крутизной характеристики преобразовани , что позвол ет регулировать уровень выходного сигнала. 2 з.п.ф-лы, t ил.Noah element 5, additional elements And 6, D-triggers 7 MOS transistors 8, ST, bus 10 shift, subtractive counter 11, converters 12 code in the time interval, resistor 13, register 1 shift, RS-flip-flop 15, register 16 period code, register 17 of the code being converted, pulse shaper 18, source 19, one-shot 20, capacitor 21, resistor 22u bus 28 1- Start, output bus 29. Converter 12 code in the time interval contains counter 23, digital comparators 2k, 25, RS flip-flop 26, element AND 27. Entering the register of the period code, the trigger, the subtracting counter, the forms rovatel pulses, one vibrator element and extends the field of application of the DAC due to permit control transconductance conversion characteristics that allows to adjust the output level. 2 hp f-ly, t il.
Изобретение относитс к измерительной технике, автоматике, а также к технике преобразовани цифровых величин в аналоговые и может быть использовано при создании высокоточных, аналого-цифровых преобразователей и систем контрол параметров изделий электронной техники.The invention relates to measurement technology, automation, as well as to the technique of converting digital values into analog and can be used to create high-precision, analog-to-digital converters and systems for controlling parameters of electronic products.
Известно устройство преобразовани кода в посто нный сигнал, содержащее генератор импульсов, два счетчика , триггер, переключатель, источник эталонного посто нного сигнала и фильтр нижних частот (ФНЧ), причем первый вход триггера соединен с первым входом первого счетчика и шиной управл ющего сигнала Пуск, второй вход триггера подключен к выходу генератора импульсов, к второму входу первого счетчика и первому входу второго счетчика, третий вход триггера соединен с выходом второго счетчика, выход триггера подключен к управл ющему входу переключател , аервый и второй аналоговые входы которого соеч динены соответственно с выходом источника эталонного посто нного сигнала и общей шиной, выход переключател через ФНЧ подключен к выходу уст- ройства, вторые входы .второго счетч чика соединены с шинами преобразуемо го кода, третий вход второго счетчика подключен к шине Пуск, а выход первого счетчика соединен с четвер- ,тым входом триггера.A device for converting a code into a constant signal is known, comprising a pulse generator, two counters, a trigger, a switch, a source of a reference constant signal and a low-pass filter (LPF), the first trigger input connected to the first input of the first counter and the Start control signal bus, the second trigger input is connected to the output of the pulse generator, to the second input of the first counter and the first input of the second counter, the third trigger input is connected to the output of the second counter, the trigger output is connected to the control input at the switch, the first and second analog inputs of which are connected to the source of the reference constant signal and the common bus, the output of the switch is connected to the output of the device via the low-pass filter, the second inputs of the second counter are connected to the buses of the converted code, the third input of the second the counter is connected to the Start bus, and the output of the first counter is connected to the fourth trigger input.
Известно, что степень фильтрации напр жени на выходе ЦАП зависит от посто нной времени ФНЧ: чем больше эта посто нна времени, тем меньше пульсаци на выходе ЦАП. Однако ФНЧ с большой посто нной времени представл ет собой конструктивно сложное устройство , а сам обладает при ЭтомIt is known that the degree of voltage filtering at the output of the DAC depends on the constant time of the low-pass filter: the longer this time constant, the smaller the ripple at the output of the DAC. However, the low-pass filter with a large time constant is a constructively complex device, and it itself possesses
большим временем установлени . Следовательно , недостатком известногоs устройства вл етс низкое быстродействие .long setup time. Therefore, a disadvantage of the known device is low speed.
Наиболее близким по технической The closest technical
СУЩНОСТИ к предлагаемому вл етс - цифроаналоговый преобразователь, содержащий задающий генератор, регистр преобразуемого кода, шину начальной установки, преобразователь кода в ши- ротно-импульсный (ШИМ) сигнал, формирователь сдвинутых ШИМ-сигналов, сумматор ШИМ-сигналов, ФНЧ. Выход задающего генератора соединен с первым входом преобразовател кода в ШИМ-сигнал и с первым входом форми-SUMMARY of the proposed is a digital-to-analog converter containing a master oscillator, a register of the code being converted, an initial installation bus, a code converter into a pulse width (PWM) signal, a shaper of shifted PWM signals, a PWM signal adder, a low-pass filter. The output of the master oscillator is connected to the first input of the code converter to the PWM signal and to the first input of the
ровател сдвинутых ШИМ-си г налов .. Шина начальной установки соединена с вторыми входами преобразовател кода в ШИМ-сигнал и формировател сдвинутых ШИМ- сигналов .ГрупповойThe shifter of the shifted PWM-s of the cable .. The initial setup bus is connected to the second inputs of the code converter to the PWM signal and the former of the shifted PWM signals. Group
выход регистра преобразуемого п-раз- р дного кода соединен с групповым входом , преобразовател кода в ШИМ- сигнал, выход которого подключен к входу формировател сдвинутых ШИМсигналов , а групповой выход m сдвинутых последовательностей соединен с групповым входом сумматора , выход которого подключен к входу ФНЧ, выход которого соединен с выходной клемт,the output of the register of the converted n-spread code is connected to the group input, the converter of the code to the PWM signal, the output of which is connected to the input of the shifter of the PWM signals, and the group output m of the shifted sequences is connected to the group input of the adder, the output of which is connected to the input of the LPF the output of which is connected to the output terminal
мой устройства.my device.
Известное устройство реализует преобразование кода в посто нный сигнал на принципе суммировани сдвинутых на одинаковый интервал ШИМThe known device implements code conversion to a constant signal on the principle of summing shifted by the same PWM interval.
соседних последовательностей, В то же врем сдвиг Т ШИМ соседних последовательностей должен быть посто нный , так как в противном случае не получитс -эквивалента суммирова5173neighboring sequences. At the same time, the shift T of the PWM of neighboring sequences must be constant, since otherwise there will be no equivalent of a summation5173
ни , пропорционального преобразуемому коду. Посто нство сдвига рпредел - ет посто нство периода сигнала, поступающего на вход ФНЧ, а при сохранении посто нства посто нной времени ФНЧ- некотррого посто нного уровн выходного сигнала,.значение которого может быть оптимальным; Если предположить , что в системном калибраторе напр жени предполагаетс регулирование шкалы или наклона характеристики преобразований, то известное устройство не обеспечивает этого качества .nor proportional to the code being converted. The constant shift determines the period of the signal entering the low-pass filter and, while maintaining the constant of the low pass-low-pass signal, a fairly constant output level, the value of which can be optimal; Assuming that the voltage calibrator in the system calibrator is intended to adjust the scale or slope of the conversion characteristic, then the known device does not provide this quality.
Целью изобретени вл етс расширение области применени за счет обеспечени возможности управлени крутизной характеристики преобразовани .The aim of the invention is to expand the field of application by providing the ability to control the slope of the conversion.
Поставленна цель достигаетс тем, что в цифроаналоговый преобразователь , содержащий задающий генератор импульсов, регистр преобразуемого кода , выходы которого соединены с со- . ответствующими первыми информацией- ными входами основного преобразовател кода в интервал времени, блок формировани сдвинутых во времени импульсов , выходы которого соединены с соответствующими п-1 информационнымиThe goal is achieved by the fact that a digital-to-analog converter containing a master pulse generator has a register of the code being converted, the outputs of which are connected to co. the corresponding first information inputs of the main code converter in the time interval, the unit for the formation of time-shifted pulses, the outputs of which are connected to the corresponding p-1 information
входами сумматора, выход которого соединен с входом фильтра нижних частот , выход которого вл етс выходной шиной, введены регистр кода периода, триггер, вычитающий счетчик, формиро ватель импульсов, одновибратор и ос- новной элемент И, а блок формировани сдвинутых во времени импульсов выполнен в виде m дополнительных преобразователей кода в интервал времени , m дополнительных элементов И и регистра сдвига, информационный вход которого подключен к шине логической единицы, а выходы соединены с первыми входами соответствующих дополнительных элементов.И, вы- ходы которых соединены с входами синхронизации соответствующих дополнительных преобразователей кода в интервал времени, выходы которых вл ютс соответствующими выходами блока формировани сдвинутых во времени импульсов , вход обнулени регистра сдвига объединен с входами установки основного и m дополнительных преобразователей кода в интервал време- ни, с R-входом триггера и подключен к выходу одновибратора, вход которого объединен с первыми входами формироthe inputs of the adder, the output of which is connected to the input of the low-pass filter, the output of which is the output bus, entered the register of the period code, the trigger, the subtracting counter, the pulse driver, the one-shot and the main element AND, and the unit for forming time-shifted pulses the form of m additional code converters in the time interval, m additional elements And and the shift register, whose information input is connected to the bus of the logical unit, and the outputs are connected to the first inputs of the corresponding complement These outputs are connected to the synchronization inputs of the corresponding additional code converters in the time interval, the outputs of which are the corresponding outputs of the block that form time-shifted pulses, the zero input of the shift register is combined with the installation inputs of the main and m additional code converters in the interval time, with the R input of the trigger and connected to the output of the one-shot, the input of which is combined with the first inputs of the
д 5d 5
0 5 0 5
00
5 0 5 0 5 5 0 5 0 5
)6) 6
вател импульсов и основного элемент И и вл етс входной шиной Пуск, второй вход основного элемента И подключен к выходу задающего генератора импульсов, а выход соединен с входа ми синхронизации вычитающего счетчика , основного преобразовател кода в интервал времени и сумматора, информационные входы вычитающего счетчика вл ютс входной шиной Сдвиг, вход разрешени записи подключен к выходу формировател импульсов, а выход соединен с вторым входом формировател импульсов и входом синхро- низации регистра сдвига, первые и вторые информационные входы первого дополнительного преобразовател кода в интервал времени объединены соответственно с соответствующими первыми и соответствующими вторыми информационными входами остальных т-1 дополнительных преобразователей кода в интервал времени, первые из которых подключены к соответствующим выходам регистра преобразуемого кода, вход стробировани первого дополнительного преобразовател кода в интервал времени объединен с входами стробировани остальных m-l дополнительных преобразователей кода в интервал времени и подключен к выходу триггера, S-вход которого подключен к управ - л ющему выходу основного преобразовател кода в интервал времени, информационный выход которого соединен с n-м входом сумматора, вход стробировани подключен к выходу триггера, а вторые информационные входы объединены с соответствующими вторыми информационными входами блока формиро- вани сдвинутых во времени импульсов и подключены к соответствующим выходам регистра периода, второй вход первого дополнительного элемента И объединен с вторыми входами остальных т-1 дополнительных элементов И и соединен с выходом основного элемента И.the pulse cell and the main element AND is the input bus Start, the second input of the main element AND is connected to the output of the master pulse generator, and the output is connected to the synchronization inputs of the detracting counter, the main code converter in the time interval and the adder, the information inputs of the detracting counter are the input bus offset, the write enable input is connected to the pulse driver output, and the output is connected to the second input of the pulse driver and the synchronization input of the shift register, the first and second inf The formatting inputs of the first additional code converter in the time interval are combined respectively with the corresponding first and corresponding second information inputs of the remaining t-1 additional code converters into the time interval, the first of which are connected to the corresponding outputs of the converted code register, the input gate of the first additional code converter into the time interval combined with gating inputs of the remaining ml of additional code converters in the time interval and connected to the trigger output, the S input of which is connected to the control output of the main code converter in the time interval, the information output of which is connected to the nth input of the adder, the gating input connected to the trigger output, and the second information inputs are combined with the corresponding second the information inputs of the formation of time-shifted pulses and connected to the corresponding outputs of the period register, the second input of the first additional element I is combined with the second inputs of the remaining t-1 tional elements and connected to the output and the main cell AI
Кроме того, каждый преобразователь кода в интервал времени выполнен в виде счетчика, первого и второго циф-п ровых компараторов, RS-триггера и элемента И, первый вход и выход которого вл ютс соответственно входом стробировани и информационным выходом преобразовател кода в интервал времени, а второй вход соединен с инверсным выходом RS-триггера, S-входIn addition, each code converter in the time interval is made in the form of a counter, first and second digital-comparators, an RS flip-flop and an AND element, the first input and output of which are, respectively, the gating input and the information output of the code converter in the time interval, and the second input is connected to the inverse output of the RS flip-flop, S-input
которого соединен с выходом второго цифрового компаратора, а R-вход соединен с выходом первого цифрового компаратора , объединен с первым входом обнулени счетчика и вл етс .управл ющим выходом преобразовател кода интервал времени,- второй вход обнулени и счетный вход счетчика вл ютс соответственно входом установки и входом синхронизации преобразовател кода в интервал времени, о выходы соединены с соответствующими первыми входами соответственно первого и второго цифровых компараторов , вторые входы которых вл ютс соответственно вторыми и первыми информационными входами преобразова- тел кода в интервал времени.which is connected to the output of the second digital comparator, and the R input is connected to the output of the first digital comparator, combined with the first zeroing input of the counter and is the control output of the code converter time interval — the second zeroing input and the counting input of the counter are respectively the installation input and a synchronization input of the code converter in the time interval, the outputs are connected to the corresponding first inputs of the first and second digital comparators, respectively, the second inputs of which are Twain first and second data inputs of transformation bodies of code in the time interval.
Сумматор выполнен в виде источника опорного напр жени , п триггеров, п токоограничивающих элементов на резисторах и двух групп ключей, кажда из которых выполнена на п МОП- транзисторах, исток первого МОП-транзистора первой группы объединен с истоками остальных п-1 МОП-транзисторо данной группы и вл етс выходом сумматора, затвор 1-го МОП-транзистора первой группы подключен к инверсному выходу 1-го триггера, пр мой выход которого соединен с затвором 1-го МОП-транзистора второй группы, а информационный вход вл етс i-м информационным входом сумматора , где , 2,...,(m-Н ), где , вход синхронизации первого триггера объединен с входами синхронизации остальных п-1 триггеров и вл етс входом синхронизации сумматора , выход источника опорного напр жени соединен с первыми выводами п резисторов, второй вывод i-го- резистора соединен со стоками 1-х МОП-транзисторов первой и второй групп, истоки МОП-транзисторов второй группы подключены к общей шине.The adder is made in the form of a source of reference voltage, n flip-flops, five current-limiting elements on resistors and two groups of keys, each of which is made on n MOS transistors, the source of the first MOS transistor of the first group is combined with the sources of the remaining n-1 MOS transistor given group and is the output of the adder, the gate of the 1st MOS transistor of the first group is connected to the inverse output of the 1st trigger, the direct output of which is connected to the gate of the 1st MOS transistor of the second group, and the information input is the i-th information at one adder, where, 2, ..., (m-H), where the synchronization input of the first trigger is combined with the synchronization inputs of the remaining n-1 triggers and is the synchronization input of the adder, the output of the reference voltage source is connected to the first terminals n of the resistors The second pin of the i-go resistor is connected to the drains of 1 MOS transistors of the first and second groups, the sources of the MOS transistors of the second group are connected to the common bus.
На фиг.1 представлена функциональна схема цифроаналогового преобразовател ; на фиг о 2 - временные диаграммы и эпюры напр жений, по сн ющие работу устройства; на фиг.З - схема формировател импульсов; на фиг.k - .временные диаграммы и эпюры напр жений дл импульсных последовательностей , полученных при различных значени х управл ющих параметров.Figure 1 presents the functional diagram of the digital-to-analog converter; Fig. 2 shows timing diagrams and voltage plots explaining the operation of the device; on fig.Z - diagram pulse shaper; in FIG. k, time diagrams and voltage plots for pulse sequences obtained with different values of control parameters.
Цифроаналоговый преобразователь содержит источник 1 опорного напр жени , весовые резисторы , операционный усилитель 3, задающий генератор k, основной элемент И 5, элементы И 6,,-6 ,, D-триггеры 7,,- 7.„,The digital-to-analog converter contains a source of reference voltage 1, weight resistors, an operational amplifier 3, a master oscillator k, the main element AND 5, the elements AND 6 ,, - 6 ,, D-flip-flops 7, - 7. ",
МОП-транзисторы и 9 - 9п шину 10 сдвига, вычитающий счетчик 11, преобразователи 12,,- 12П кода в интервал времени (формирователи длительности ), резистор 13, регистр И сдвига, RS-триггер 15, регистр 16 кода периода, регистр 17 преобразуемого кода, формирователь 18 импульсов , источник 19, одновибратор 20,MOS transistors and 9 - 9p bus 10 shift, subtracting counter 11, converters 12 ,, - 12P code in the time interval (shapers duration), resistor 13, register And shift, RS-flip-flop 15, register 16 period code, register 17 converted code shaper 18 pulses, the source 19, one-shot 20,
e конденсатор 21, резистор 22, шину 28 Пуск, выходную шину 29.e capacitor 21, resistor 22, bus 28 Start, output bus 29.
Преобразователь 12 кода в интервал времени содержит счетчик 23, цифровые компараторы 2k и 25, RS-триггер 26 и элемент И 27.Converter 12 code in the time interval contains a counter 23, digital comparators 2k and 25, RS-flip-flop 26 and the element And 27.
Формирователь 18 импульсов содержит конденсаторы 30 и 31, резисторы диоды 35 и 36.Shaper 18 pulses contains capacitors 30 and 31, resistors diodes 35 and 36.
Причем операционный усилитель 3, iMoreover, the operational amplifier 3, i
5 конденсатор 21 и резистор 22 образуют фильтр нижних частот (ФНЧ). Сумматор выполнен на п триггерах , п токоограничивающих элементах (резисторах ) 2,- 2Ч, двух группах ключей5, the capacitor 21 and the resistor 22 form a low pass filter (LPF). The adder is made on n triggers, n current-limiting elements (resistors) 2, -2H, two groups of keys
.(полевых транзисторах) 8h и V 9,.. (field effect transistors) 8h and V 9 ,.
Блок формировани сдвинутых во времени импульсов выполнен в виде m дополнительных преобразователей 12t- 12Гп Кода в интервал времени,The block forming the time-shifted pulses is made in the form of m additional converters 12t-12Gp Code in the time interval,
5 m дополнительных элементов И 6 и регистра 14 сдвига.5 m additional elements And 6 and register 14 shift.
Цифроаналоговый преобразователь работает следующим образом.Digital to analog converter works as follows.
На выходе регистра 16 кода перио да формируетс код N, определ ющий период последовательностей ШИМ-сиг- налов преобразуемого кода N.At the output of the register 16 of the period code, an N code is generated, which determines the period of the PWM signal sequences of the converted N code.
Если период импульсов задающего генератора 4 ty, а период ШИМ-сигна5 лов равен Тц, тоIf the period of the pulses of the master oscillator is 4 ty, and the period of the PWM-signal5 catch is equal to TC, then
V цV c
(D(D
Работа преобразовател начинаетс по сигналу, поступающему на клемму 28 Пуск.The operation of the converter starts at the signal fed to terminal 28 Start.
Через одновибратор 20, формирующий короткий импульс по переднему фронту запускающего сигнала иг.(фиг.2), обнул етс регистр Ik сдвига и KS- триггерг 15. При этом по сигналу Пуск формирователь 18 вырабатыва- ет сигнал, переписывающий с шины 10Through the one-shot 20, which generates a short pulse on the leading edge of the trigger signal ig. (Fig. 2), the shift register Ik and KS trigger trigger 15. At the start signal, the driver 18 produces a signal rewriting from the bus 10
сдвига информацию - код К сдвига. Этот код определ ет длительность сдвига формируемых ШИМ-сигналов и должен быть заранее определен:Shift Information - K Shift Code. This code determines the duration of the shift of the generated PWM signals and must be predefined:
КTO
Ж пW p
где п - количество ШИМ-последова- тельностей, формируемых на выходах преобразователей 12П кода в интервал времени и обозначенных Ff- F (фиг.1).where n is the number of PWM sequences generated at the outputs of 12P code converters in the time interval and denoted by Ff-F (Fig. 1).
С приходом на вычитающий вход счетчика 11 импульсов последний производит последовательное вычитание из числа, пропорционального коду К, записанному первоначально в этот счетчик 11. Через период Тк, пропорциональный коду К, на выходе переполнени счетчика 11 будет по вл тьс импульс переполнени , поступающий на формирователь 18 импульсов, формирующий новый импульс параллельной записи на счетчик 11, а также поступающий на вход синхронизации регистра 1 сдвига, который последовательно заполн етс присутствующей на его D-входе логической единицей.With the arrival of a pulse 11 on the subtracting input of the counter, the latter produces a sequential subtraction from a number proportional to the K code recorded initially in this counter 11. After a period of Tk proportional to the K code, an overflow pulse will appear at the overflow output of the driver 18 pulses, forming a new parallel-write pulse to counter 11, as well as arriving at the synchronization input of the shift register 1, which is sequentially filled with the logical e present at its D-input Init.
По переднему фронту сигнала запуска UZg производитс формирование импульса G на .выходе одновибратора 20 который производит начальную установку RS-триггера 15 и счетчиков 23 пр преобразователей 12П кода в интервал времени. По мере заполнени регистра k сдвина происходит последовательна установка его разр дов в единичное состо ние и открывание при этом элементов И 6ц- 6 выходными сигналами А, В, С,.., регистра Ik сдвига (эпюры иД,иД, И, фиг.2).On the leading edge of the trigger signal UZg, a pulse G is formed at the output of the one-shot 20 which makes the initial setting of the RS flip-flop 15 and the counters 23 of the 12P code converters of the code in the time interval. As the shift register k is filled, its bits are sequentially set to one and the elements 6c-6 are opened with output signals A, B, C, ..., shift register Ik (diagrams ID, ID, AND, Fig.2 ).
Таким образом, начало заполнени счетчиков 23 преобразователей 12 кода , в интервал времени происходит со сдвигом по времени на интервалы, крат-, ные 1 (фиг.2 и k).Thus, the beginning of the filling of the counters 23 of the converters 12 of the code in the time interval occurs with a time shift by intervals of multiples of 1 (Figures 2 and k).
В момент, когда код на выходе счетчиков 23 преобразователей 12 кода в интервал времени равен коду регистров 16 и 17, цифровые компараторы 2 и 25 выдают сигнал равенства кодов, А так как код Мц во всех случа х должен быть больше преобразуемого кода N (или равен ему), то компаратор 25 всегда опережает срабатывание компаратора 2 После срабатыAt the moment when the code at the output of the counters 23 of the converters 12 of the code in the time interval is equal to the code of the registers 16 and 17, digital comparators 2 and 25 give out a signal of equality of codes, and since the code Mts must in all cases be greater than the converted code N (or equal to him), the comparator 25 is always ahead of the triggering of the comparator 2 After srabaty
10ten
735999Ю735999Y
вани компаратора 2k обнул етс счетчик 23 каждого преобразовател 12 кода в интервал времени и цикл повтор етс . В каждом цикле Тц каждым фор- . мирователем 12,- 12п формируетс ШИМ-сигнал, длительность которого зависит от кода, установленного на выходе задатчика кодов. ШИМ-сигнал формирует RS-триггер 26, который переключаетс по мере срабатывани цифровых компараторов 2k и 25. Сигнал на выходе этого RS-триггера 26 представлен на фиг.2 эпюрой иг6. Сигнал с выхода цифрового компаратора 2k первого реобразовател 12 кода в интервал времени подаетс также на S-вход RS-триггера 15 и по истечении интервала времени Тц с момента запуска устанавливает его в единичное состо ние, разреша с этого момента прохождение импульс15The comparator 2k zeroed the counter 23 of each converter 12 of the code into the time interval and the cycle is repeated. In each cycle TC each form-. In the world of 12, -12p, a PWM signal is generated, the duration of which depends on the code set at the output of the setpoint generator. The PWM signal generates an RS-flip-flop 26, which switches as digital comparators 2k and 25 trigger. The signal at the output of this RS-flip-flop 26 is represented in Fig. 2 by plot 6. The output signal from the digital comparator 2k of the first transformer 12 code in the time interval is also fed to the S input of the RS flip-flop 15 and, after the time interval has elapsed since the start, sets it to one state, allowing the pulse to pass from this moment.
2020
ных последовательностей Р,,Рг,...,Fn на выход преобразователей 12 кодаsequences P ,, Pr, ..., Fn to the output of converters 12 code
в интервал времени.in the time interval.
Перва пауза (фиг.2, эпюра ) длительностью Т ц после начала работы устройства необходима, чтобы вырав- н ть врем установлени преобразовател дл различных преобразуемых кодов (с различными значени ми Тц и Tk) и минимизировать его.The first pause (Fig. 2, plot) with a duration of T c after the start of operation of the device is necessary in order to equalize the time of establishing the converter for various convertible codes (with different values of TC and Tk) and to minimize it.
Далее, сдвинутые одна относительно другой на величину Т импульсные последовательности F.F, ...,Fn поступают через D-триггеры 7П и аналоговые ключи, выполненные на МОП-транзисторах 8П и 9П на выход сумматора и на вход усредн ющего устройства ФНЧ, выполненного дл конкретной реализации на операционном усилителе 3, конденсаторе 21 и резисторе 22, на выходе которого образуетс посто нное напр жение (фиг.2,эпюра U29).Further, the pulse sequences FF, ..., Fn that are shifted one against the other by the value T arrive through D-triggers 7П and analog switches made on 8P and 9P MOS transistors to the output of the adder and to the input of the averaging device of the low-pass filter implemented on the operational amplifier 3, the capacitor 21 and the resistor 22, the output of which produces a constant voltage (Fig. 2, plot U29).
Изменение периода следовани ШИМ-сигналов F,,FtF4 можно произвести путем изменени содержимого N (, на выходе регистра 16 кода. При этом необходимо также изменить значение кода К, поступающего на информационные входы счетчика 11, т.е. необходимо обеспечить соотношение (2).Changing the period of the following PWM signals F ,, FtF4 can be made by changing the contents of N (, at the output of register 16 of the code. At the same time, it is also necessary to change the value of the code K arriving at the information inputs of the counter 11, i.e. .
Среднее значение одного ШИМ-си1- нала равно:The average value of one PWM-n1 is equal to:
Ucp,Ucp,
Eo NEo n
5,Г5, G
(3)(3)
11eleven
где ЕО - значение эталонного сигнала опорного источника 1; N - код, установленный в регистре 16 периода; N - код, установленный в регистре 17 преобразуемого кода (причем допускаетс что код N больше максимального кода N регистра 17).where EO - the value of the reference signal of the reference source 1; N is the code set in the register of 16 periods; N is the code set in register 17 of the code to be converted (and it is assumed that the code N is greater than the maximum code N of the register 17).
Среднее значение суммарного ШИМ- сигнала равно:The average value of the total PWM signal is:
173599912173599912
Дл того, чтобы составить аналитическую зависимость выходного сигнала преобразовани от кода К сдви- га, нужно формулу (2) записать в ви- де Т ц п -Т к, а выражение (6) примет t вид:In order to make an analytical dependence of the output conversion signal on the K shift code, you need to write the formula (2) in the form of T c p –T k, and the expression (6) takes the form:
ft п-Тк 5 ft p-TK 5
10ten
Тк Tk
(7)(7)
Следует иметь в виду, что изменение Т в сторону уменьшени ограничено разр дностью преобразовани . В прототипе это значение может быть выб- ., рано минимальным дл данной разр дное-1 ти, т.е.It should be borne in mind that the downward change in T is limited by the conversion size. In the prototype, this value can be chosen. Early, the minimum for a given bit is 1, i.e.
и . Гand R
исрг- n Lirg- n L
( аг.еи-2( +(ag.i-2 (+
+,..+а г(-2 ) + -р а0-2 ++, .. + a g (-2) + -p a0-2 +
- -1 - -one
+ а,- 2 +...+а,,е,-2 )J,(4)+ a, - 2 + ... + a ,, e, -2) J, (4)
где г .- разр дность преобразуемогоwhere r is the resolution of the transformable
кода.code.
Как следует из формулы () и эпюр нар жений 2Г, и 5Г2 (фиг. О, результи- рующий сигнал имеет посто нную (первое слагаемое)и импульсную (второе слагаемое) составл ющие. Причем период следовани импульсов переменной составл ющей уменьшен в п раз.As follows from the formula () and the diagrams of 2G and 5G2 injuries (Fig. O, the resulting signal has a constant (first term) and a pulse (second term) components. Moreover, the pulse period of the variable component is reduced by n times .
Так как амппитуда переменной составл ющей уменьшаетс в п раз, то, использу известное выражение, можно записатьSince the amplitude of the variable component is reduced by n times, using a well-known expression, you can write
8„ 48 „4
, П(, P(
ПP
П P
(5)(five)
где 0П( (й«() относительна (абсолютна ) погрешность фильтрации.where 0П ((th «() is relative (absolute) filtering error.
В то же врем в п раз уменьшаетс период переменной составл ющей, поэтому окончательно можно записатьAt the same time, the period of the variable component is reduced by n times, so that it is finally possible to write
0.0
ТУTU
8-0- П28-0-P2
(6)(6)
Из соотношени (6) при неизменной посто нной времени ФНЧ и заданной . погрешности преобразовани выбирает с количество преобразователей.кода в интервал времени п пн-1. Из формулы (6) также рекомендуетс выбирать полосу пропускани ФНЧ, т.е. его параметры, определ емые посто н ной времени.From relation (6) with a constant constant time of the low-pass filter and a given one. conversion error selects the number of converters. code in the time interval pn-1. From formula (6) it is also recommended to choose the passband of the low-pass filter, i.e. its parameters are determined by constant time.
ft п-Тк 5 ft p-TK 5
Тк Tk
(7)(7)
Следует иметь в виду, что изменение Т в сторону уменьшени ограничено разр дностью преобразовани . В прототипе это значение может быть выб- рано минимальным дл данной разр дное-1 ти, т.е.It should be borne in mind that the downward change in T is limited by the conversion size. In the prototype, this value can be chosen minimal for a given bit-1, i.e.
Тц.мим (2 O t u.TCmimim (2 o t u.
(8)(eight)
Дл расширени области применени последнее вл етс необ зательным. Дл предлагаемого технического решени выражение (7) можно использовать ограниченно, при условии, что Ц превышает или равно (8).To extend the scope of use, the latter is optional. For the proposed technical solution, expression (7) can be used restrictedly, provided that C is greater than or equal to (8).
Часто возможность регулировки крутизны,характеристики преобразовани позвол ет повысить гибкость системного калибратора с ШИМ-преоб- разованием, и допускает определенное увеличение погрешности фильтрации (5), В то же врем , если системный калибратор на ШИМ-преобразовании предполагаетс использовать при меньшей разр дности г преобразуемого кода N, то преобразователь позвол ет измен ть крутизну преобразовани с одновременным уменьшением погрешности фильтрации #„- (6) и (7).Often, the ability to adjust the slope, the conversion characteristics allows for increased flexibility of the system calibrator with PWM conversion, and allows for a certain increase in filtering error (5). code N, then the converter allows the conversion slope to be changed while reducing the filtering error # "- (6) and (7).
При выборе значени Гц, превышаю- щего значение (8), с точки зрени погрешности фильтрации Ј„ может быть введен .дополнительный преобразователь 12п+- кода в интервал времени .When selecting the value of Hz exceeding the value of (8), from the point of view of filtering error Ј „, an additional 12p + - converter of the code can be entered in the time interval.
Таким образом, расширение области применени цифроаналогового преобразовател возможно за счет обеспечени управлени крутизной характеристики преобразовани . Thus, the extension of the field of application of the digital-to-analog converter is possible by providing control of the slope of the conversion.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894757379A SU1735999A1 (en) | 1989-11-09 | 1989-11-09 | Digital-to-analog converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894757379A SU1735999A1 (en) | 1989-11-09 | 1989-11-09 | Digital-to-analog converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1735999A1 true SU1735999A1 (en) | 1992-05-23 |
Family
ID=21478694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU894757379A SU1735999A1 (en) | 1989-11-09 | 1989-11-09 | Digital-to-analog converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1735999A1 (en) |
-
1989
- 1989-11-09 SU SU894757379A patent/SU1735999A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 9953Ю, кл. Н 03 К 13/02, 1981. Авторское свидетельство СССР VF 836791, кл. Н 03 К 13/02, 1979. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5793726A (en) | A/d converter | |
| JPH0783267B2 (en) | Device for converting a binary signal into a DC signal proportional thereto | |
| SU1735999A1 (en) | Digital-to-analog converter | |
| SU1451865A1 (en) | Code-to-voltage converter | |
| SU1418906A2 (en) | Frequency-to-number converter | |
| SU1385232A1 (en) | Oscillating frequency digital generator | |
| SU1388989A2 (en) | A-d converter | |
| JPS6352808B2 (en) | ||
| SU1450111A1 (en) | Voltage encoder | |
| SU1305861A1 (en) | Digital-to-analog converter | |
| SU984038A1 (en) | Frequency-to-code converter | |
| SU1401458A1 (en) | Generator of random pulse train | |
| SU1647903A2 (en) | Code-to-pulse repetition period converter | |
| SU1721810A1 (en) | Binary signal conversion device | |
| SU1406610A1 (en) | Time-pulse square converter | |
| JPH0430813Y2 (en) | ||
| JPS57106221A (en) | Analogue-digital converter | |
| SU1091205A1 (en) | Position encoder | |
| JPH036921A (en) | Method of converting digital signal composed of data word into pulse-width modulated analog signal and digital/analog converter | |
| SU1599971A1 (en) | Generator of pulse sequences | |
| SU1224726A1 (en) | Arrangement for changing regulation of speed relation | |
| SU1503060A1 (en) | Variable-frequency pulser | |
| SU1034174A1 (en) | Vernier code/time interval converter | |
| SU1190354A1 (en) | Multistop time interval-to-digital converter | |
| JPS5430770A (en) | D-a converter |