SU1332553A1 - Устройство фазовой синхронизации - Google Patents

Abstract

Изобретение относитс  к электросв зи и обеспечивает повышение точности путем обеспечени  устойчивости подстройки фазы принимаемого сигнала. Устройство содержит задающий генератор 1, делитель частоты 2, формирователь импульсов установки 3, блок тактовой прив зки 4, блок автоподстройки фазы (БАПФ) 5 и элемент ИЛИ-НЕ 6. Формирователь импульсов установки 3 состоит из инвертора 7, Д-триггеров 8,9 и элемента И 10. Блок тактовой прив зки 4 состоит из Е-триггера 11, D-триггеров 12,13 и элемента И 14. БАПФ 5 содержит 1К-триггеры 15,22, элементы ЗИ-НЕ 16,18, ИЛИ-НЕ 17,19, реверсивный счетчик (PC) 20 и делитель частоты 21. Основным узлом устройства  вл етс  БАПФ 5, в котором генераци  выходного сигнала обеспечиваетс  PC 20, делителем частоты 21 и 1К-триггером 22. Коррекци  выходной частоты обеспечиваетс  изменением содержимого PC 20. 3 з.п. ф-лы, 1 ил. г (Л

Description

Изобретение относитс  к электросв зи и может использоватьс  дл  выделени  тактовой частоты из принимаемого дискретного сигнала, а также дл  автоподстройки частоты и фазы схем генерации опорных частот цифровых узлов аппаратуры св зи по внешним синхронизирующим сигналам.

Цель изобретени  - повьшение точности путем обеспечени  устойчивости подстройки фазы принимаемого сигнала

На чертеже представлена структурна  электрическа  схема устройства фазовой синхронизации.

Устройство содержит задающий генератор 1, делитель 2 частоты, формирователь 3 импульсов установки, блок А тактовой прив зки, блок 5 автоподстройки фазы, элемент ИЛИ-НЕ 6. При этом формирователь 3 импульсов установки содержит инвертор 7, первый и второй Д-т иггеры 8 и 9, элемент И 10 Блок 4 тактовой прив зки содержит Е-триггер 11, первый 12 и второй 13 Д-триггеры, элемент И 14. Блок 5 автоподстройки фазы содержит первый 1К-триггер 15, первый элемент ЗИ-НЕ 16, первьи элемент ИЛИ-НЕ 17, второй элемент 3 И-НЕ 18, элемент второй ИЛИ-НЕ 19, реверсивный счетчик 20, делитель 21 частоты, второй 1К-триг- гер 22.

Устройство фазовой синхронизации работает следующим образом.

На выходе задающего генератора

Iпосто нно присутствует высока , по сравнению с входным сигналом, частота. Импульсна  частота, поступающа  на вход блока 4 тактовой прив зки обеспечивает прив зку входного сигнала к внутренним такт ам устройства и формирование по перепаду из О в 1 на S-входе Е-триггера 11 одиночного импульса длительности в один период частоты задающего генератора

1. В исходный момент времени состо ни  Е-триггера 11, и первого 12 и второго 13 D-триггеров одинаковы и равны нулю. Стабильный уровено логического нул  на S-входе Е-триггера

I1обеспечивает сохранение логического нул  на его выходе и вне зависимости , от сигнала на тактовом входе блока 4 тактовой прив зки, сохране- ние состо ний первого 12 и второго 13 р-триггеров, а следовательно, и наличие низкого потенциала на выходе элемента И 14. По вление высокого

5

0

уровн  на входе S Е-триггера 11 переключает его в состо ние единицы на его R-входе, т.е. на пр мом выходе второго D-триггера 13. С приходом ближайшего тактового импульса единица переписываетс  в первый Д-триггер 12, а на выходе блока 4 тактовой прив зки , т.е. элемента И 14, по вл етс  также единица, котора  снимаетс  со следуювщм тактом, когда единица записываетс  во второй о-триггер 13. По вление высокого уровн , в этот момент, через петлю обратной св зи на S-входе Е-триггера 11 разрешает ему переключение в ноль, что и происходит , так как на R-входе вновь устанавливаетс  низкий уровень. С последующими двум  тактами первый 12 и второй 13 D-триггеры возвращаютс  в исходное состо ние и далее переключени  повтор ютс  с приходом следующих входных импульсов. Необходимость в наличии Е-тригге5 ра 11 в составе блока 4 тактовой прив зки объ сн ет ситуаци , возникающа  с приходом дес того по счету импульса входного сигнала, когда к моменту его прохождени  схема еще не

0 отработала предыдущий импульс и он мог бы быть потер н. Обобща  работу блока 4 тактовой прив зки, можно отметить , что стабильный по фазе и частоте входной сигнал отслеживаетс  схемой без изменени  параметров (первые п ть входных импульсов), резкий уход фазы вправо приводит к соответствующему смещению фазы выходного сигнала (следующие четыре импульса), уход фазы влево несколько сглаживаетс  схемой за счет наличи  Е-триггера 11 (дес тый импульс).

Работа остальных узлов устройства зависит теперь от фазы и частоты импульсной последовательности на выходе блока 4 тактовой прив зки.

Основным узлом устройства  вл етс  блок 5 автоподстройки фазы, в котором генераци  выходного сигнала обеспечиваетс  трем  элементами: реверсивным счетчиком 20, делителем 21 частоты и вторым 1К-триггером 22. Даже при отсутствии каких-либо изменений сигнала на входе устройства за счет посто нно присутствующего тактового сигнала на выходе задающего генератора происходит последовательное , с каждым тактом, уменьшение содержимого делител  21 частоты. Как

5

0

5

0

5

только оно достигнет нул , на вькоде R по вл етс  сигнал переноса низкого уровн , который сбрасывает в ноль второй 1К-триггер 22, что приводит к по влению логической единицы на его инверсном выходе, а следовательно , и на управл ющем входе делител  21 частоты. По вление тактового импульса в этот момент времени обеспечивает принудительную установку делител  21 частоты в состо ние, соответствующее состо нию реверсивного счетчика 20, а также запись единицы во второй 1К-триггер 22, так как их С-входы подключены к выходу задающего генератора 1. Далее вновь происходит последовательное уменьшение содержимого делител  21 частоты до по влени  сигнала переноса на его выходе .

Цикл работы этих узлов определ ет частоту последовательности импульсов а его конкретна  величина соответствует содержимому реверсивного счетчика 20. Кроме того, имеетс  возможность принудительной установки фазы генерируемого сигнала по R-входу делител  21 частоты, который подключен к выходу формировател  3 импульсов установки. Одиночный импульс с его выхода сбрасывает в исходное состо ние делитель 21 частоты, что приводи к по влению переноса, сбросу второго 1К-триггера 22 и переходу к началу отработки нового цикла.

Коррекци  выходной частоты обеспечиваетс  увеличением содержимого реверсивного счетчика 20, На I- и К-входы первого 1К-триггера 15, который тактируетс  частотой с выхода задающего генератора 1, поступают сигналы соответственно с выхода второго 1К-триггера 22 и блока 4 тактовой прив зки. Первый 1К-триггер 15 переключаетс  по перепаду из 1 в О тактового сигнала, что определ ет следующую логику его работы совместно с первым 16 и вторым 18 элементами 3 И-НЕ. В исходный момент; первый 1К-триггер 15 находитс  в состо нии О. Первый импульс последовательности совпадает по времени с выходным импульсом, который, воздейс

тву  на 1-вход первого 1К-триггера 15, переключает его в 1. Из-за меньшей длительности периода выходной частоты следующий импульс поступает раньше на вход второго элемента

5

0

g

3 И-НЕ 18, при этом единица на пр мом вькоде первого 1К-триггера 15 обеспечивает по вление короткого отрицательного импульса на выходе второго элемента 3 И-НЕ 18. Следующий импульс входной частоты, воздейству  на К-вход первого 1К-триггера 15 возвращает его в состо ние исходное. Поскольку к этому времени длительность периода выходной импульсной последовательности устанавливаетс  равной длительности входной, то в течение следовани  шести входных импульсов происходит чередование переключений первого 1К-триггера 15, а на выходах первого 16 и второго 18 элементов 3 И-НЕ присутствует слабый уровень логического нул . Иначе говор , при условии равенства входной и выходной частот, но при различии их в фазах уровни сигналов на выходах первого 16 и второго 18 элементов ЗИ-НЕ стабильны. В случае, когда

5 совпадают фазы входной и выходной импульсных последовательностей, происходит чередование отрицательных импульсов на выходах первого 16 и второго 18 элементов 3 И-НЕ. Сигналы с,их выходов поступают на вторые входы первого 17 и второго 19 элементов ИЛИ-НЕ, где они стробируютс  низким уровнем сигналов с выхода блока 4 тактовой прив зки и выхода устройства .

Таким образом, обеспечиваетс .блокировка воздействи  этих сигналов на входы реверсивного счетчика 20 в случае , когда совпадают фаза и частота

д входной и выходной последовательностей и не требуетс  вмешательства в длительность периода генерируемой частоты импульсов. В случае несовпадени  фаз по вл етс  импульс на том из элементов 3 И-НЕ 16 и 18, а следова0

5

5

5

тельно, и на соответствующем тактирующем входе реверсивного счетчика 20, который обеспечивает нужный знак смены цикла генерации. Первый элемент ИЖ-НЕ 17 обеспечивает выделение моментов совпадени  фаз принимаемого и передаваемого сигналов и сброс .в исходное состо ние первого 8 и второго 9 Вг Триггеров формировател  3 импульсов установки. В случае расхождени  фаз принимаемого и генерируемого сигналов на выход элемента ИЛИ-НЕ 6 длительное врем  сохран етс  уровень логической единицы, который

разрешает работу первого 8 и второго 9 п-триггеров. По вление первого импульса- на выходе делител  2 частоты обеспечивает запись единицы в первый D-триггер 8, а второго во второй D- триггер 9. Если к этому времени не уравн лись фазы входного и выходного сигналов, т.е. на выходе элемента ИЛИ-НЕ 6 присутствует стабильно высокий уровень, то следуюпшй импульс с выхода блока 4 тактовой прив зки пропускаетс  через элемент И 10 на установочный вход делител  21 частоты блока 5 автоподстройки фазы, что прив зывает во времени начало каждог нового цикла счета к моменту прихода импульса входной последовательности, т.е. устанавливает действительное значение фазы. Одновременно на выходе элемента ИЛИ-НЕ 6 по вл етс  уровень логического нул  за счет равенства фазы, который сбрасывает первый 8 и второй 9 D-триггеры в исходное состо ние.

Claims (3)

1. Формула изобретени  1. Устройство фазовой синхронизации ,содержащее последовательно соеди- о последовательно соединенные первый

   ненные задающий генератор, делитель частоты, формирователь импульсов установки и блок автоподстройки фазы, к тактовому входу которого подключен выход задающего генератора, а также блок тактовой прив зки, отличающеес  тем, что, с целью повышени  точности путем обеспечени  устойчивости подстройки фазы принимаемого сигнала, введен элемент ИЛИ-НЕ, выход которого подключен к входу Сброс формировател  импульсов установки , управл ющий вход которого подключен к первому входу элемента ИЛИ-НЕ, выходу блока тактовой прив зки , к первому и второму управл ющим входам блока автоподстройки фазы, при этом к тактовому входу блока тактовой прив зки подключен выход задающего генератора, к второму входу элемента ИЛИ-НЕ подключены выход и третий управл кга ий вход блока автоподстройки фазы.
2. 2. Устройство по П.1, отличающеес  тем, что формирователь импульсов установки содержит последовательно соединенные инвертор, вход которого  вл етс  входом формировател  импульсов установки, первый и вто

   5

   0

   рой О-триггеры, С-вход второго ц- триггера соединен с выходом инвертора , а R-вход второго D-триггера подключен к объединенным R- и О-входам первого D-триггера и  вл етс  входом Сброс формировател  импульсов установки, и элемент И, второй вход которого  вл етс  управл ющим входом формировател  импульсов установки, выходом которого  вл етс  выход элемента И.

   t
3. 3. Устройство по п.1, о т л и ч а- ю щ е е с   тем, что блок тактовой прив зки содержит последовательно соединенные Е-триггер, первый и второй D-триггеры, объединенные С-входы которых  вл ютс  тактовыми входами блока тактовой прив зки, и элемент И, второй вход которого подключен к D-входу второго В- риггера, выход которого подключен к R-входу Е-триг- гера, а выход элемента И  вл етс  выходом блока тактовой прив зки.

   а4 . Устройство по П.1, о т л и ч ю щ е е с   тем, что блок автоподстройки фазы содержит первый 1К-триг- гер, инверсный выход которого через

   элемент ЗИ-НЕ и первый элемент ИЛИ-НЕ подключен к вычитающему входу реверсивного счетчика, а пр мой выход через последовательно соединенные второй элемент 3 И-НЕ и второй элемент ИЛИ-НЕ подключен к суммирующему реверсивного счетчика, выходы которого через двигатель частоты подключены к R-входу второго IK гтригге- ра, I- и К-входы которого объединены и соединены с управл ющим входом делител  частоты, вторым входом элемента ЗИ-НЕ, входом первого 1К-триг- гера, вторым входом первого элемента ИЛИ-НЕ и  вл ютс  третьим управл ющим входом блока автоподстройки фазы, тактовым входом которого  вл ютс  соответственно объединенные третий вход второго элемента 3 И-НЕ, С-вход первого IK-триггера, второй вход первого элемента 3 И-НЕ, С-вход делител  частоты и С-вход второго IK-триггера , при этом К-вход первого ПС- триггера, третий вход первого элемен- та 3 И-НЕ соединены и  вл ютс  первым управл ющим входом блока автоподстройки фазы, вторым управл ющим входом которого  вл етс  второй вход первого элемента ИЛИ-НЕ, при этом

   713325538

   R-вход делител  частоты  вл етс  ус- ройки фазы, выходом которого  вл ет- тановочным входом блока автоподст- с  выход второго, 1К-триггера.