SU1714811A1 - Преобразователь двоичного кода во временной интервал - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к устройствам преобразовани  информации. Цель изобретени  - повышение помехоустойчивости. Преобразователь содержит формирователь выходного сигнала 1, триггер 2, генератор 3.- блок регистров 4, счетчики импульсов 5. 8, элемент И 6, формирователь кодовых последовательностей 7, формирователь импульсов 9. Новым  вл етс  то. что в устройство введены дополнительный триггер 10. элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 и дополнительный элемент И 12, позвол ющие обеспечить прием повторного кода и осуществить контроль правильности его приема. Устройство может найти применение в вычислительно-управл ющих системах автоматики. 2 ил.

Description

Изобретение относитс  к вычислительной технике, з именно к устройствам преобразовани  информации, и может быть использовано в вычислительно-управл ющих системах автоматики.

Известен преобразователь двоичного кода во временной интервал, содержащий генератор, делитель частоты, преоОразователь кодовых последовательностей, преобразователь последовательного кода в параллельный, формирователь, устройство задержки, Такой преобразователь имеет низкую помехоустойчивость и точность преобразовани .

Известен также преобразователь двоичного кода во временной интервал, содержащий генератор, элементы И, формирователь импульсов, преобразова тель последовательного кЬда в параллельный , п ть триггеров, элемент ИЛИ и элемент задержки, Такое устройство также имеет низкую помехоустойчивость, так как воздействие помех на информационный вход искажает преобразуемый код и приводит к ошибке преобразовани .

Известен также преобразователь двоичного кода во временной интервал, содержащий преобразователь код - код, преобразователь последовательного кода в параллельный, делитель частоты, генератор импульсов, триггер, элемент И, формирователь импульсов, сумматор и счетчик импульсов , Такой преобразователь имеет низкую помехоустойчивость, так как воздействие помех на вход записи кода приводит к записи в устройство искаженного кода и ошибке преобразовани .

Наиболее близким к предлагаемому  вл етс  преобразователь двоичного кода во временной интервал, содержащий формирователь выходного сигнала, триггер, генератор , блок регистров, первый счетчик, элемент И, формирователь кодовых последовательностей , второй счетчик, первый и второй формирователи импульсов. Входы формировател   вл ютс  информационными входами преобразовател , а его первый и второй выходы подключены к соответствующим входам блока. Выходы разр дов блока подключены к входам записи счетчика, выход которого подключен к первому входу формировател , выход которого соединен с первым входом элемента И и  вл етс  выходом преобразовател . Первый выход формировател  подключен к первому входу (счетный вхо,ц) счетчика, второй вход которого (вход установки) подключен к выходу формировател . Выход счетчика подключен к первому входу формировател  , второй вход которого соединен с вторым входом

элемента И м выходом генератора, соединенным также с первым входом формировател . Выход элемента И подключен к первому управл ющему входу счетчика

(вход вычитани ), второй управл ющий вход которого (вход предварительной записи) подключен к выходу формировател . Первый вход триггера (R-вход), соединенный с вторым входом формирователи,  вл етс 

управл ющим входом преобразовател . Выход формировател  подключен также к второму входу триггера, выход которого подключен к второму входу формировател .

Формирователь выходного сигнала содержит элемент И-НЕ и триггер, Первый вход триггера (R-вход)  вл етс  первым входом формировател , выходом которого  вл етс  выход триггера. Первый вход

элемента И-НЕ  вл етс  вторым входом формировател . Второй вход триггера (Sвход ) соединен с выходом элемента И-НЕ, второй вход которого соединен с первым входом триггера.

Известное устройство работает следующим образом.

На управл ющий вход преобразовател , т.е. на R-вход триггера и на второй вход формировател , подаетс  импульс, который

устанавливает триггер в нулевое состо ние и запускает формирователь. Формирователь выдел ет второй после запуска импульс генератора. Импульс с выхода формировател  поступает на вход установки счетчика и сбрасывает его. Логический О с выхода счетчика поступает на первый вход формировател , подготавлива  его к работе.

На информационный вход преобразовател , т.е. на входы формировател , подаетс  импульсный последовательный двоичный преобразуемый код в виде кода единиц и кода нулей. При этом единице кода соответствует наличие импульса на лиНИИ св зи кода и отсутствие импульса на линии св зи кода нулей, а нулю кода соответствует отсутствие импульса на линии св зи кода единиц и наличие импульса на линии св зи кода нулей. На первом выхода формировател  формируетс  сери  тактовых импульсов, представл юща  собой суммарную последовательность импульсов кода единиц и кода нулей, а на втором выходе формировател  - пр мой последовательности код, которые подаютс  на соответствующие входы блока. При этом код записываетс  в блок.

Одновременно с записью кода в блок счетчик подсчитывает число тактовых импульсов , т.е. число записанных в блок разр доБ ivOAa. После записи в блок всех разр дов кода на выходе счетчика по вл етс  логическа  Г, котора  поступает на первый вход формировател  и запускает его. На выходе формировател , аналогично формирователю , формируетс  импульс, который поступает на вход предварительной записи счетчика и на вход синхронизации триггера.

По фронту этого импульса параллельный код, сформированный на выходах разр дов блока, записываетс  в счетчик. На выходе счетчика по вл етс  логическа  1, котора  поступает на первый вход формировател , т.е. на R-вход триггера и на второй вход злемента И-НЕ. По срезу импульса с выхода формировател  . переворачиваетс  триггер, логическа  1 с выхода которого поступает на второй вход формировател , т.е. на первый вход злемента И-НЕ. На выходе злемента И-НЕ по вл етс  логический О, который поступает на S-вход триггера. Триггер устанавливаетс  в единичное состо ние . При этом логическа  1 с его выхода поступает на выход формировател , т.е. на выход преобразовател , формиру  фронт выходного временного интервала.

Логическа  1 с выхода формировател  поступает на первый вход элемента И, разреша  прохождение импульсов генератора на вход вычитани  счетчика. Код, записанный в счетчик, начинает считыватьс . По окончании считывани  кода, когда счетчик обнул етс , на его выходе по вл етс  логический О, который поступает на lR-вход триггера и на второй вход элемента И-НЕ. На выходе элемента И-НЕ по вл етс  логическа  1, котора  поступает на S-вход триггера. Триггер устанавливаетс  в нулевое состо ние. Логический О с его выхода поступает на выход формировател , формиру  срез выходного временного интервала.

Таким образом на выходе преобразовател  формируетс  импульс, длительность которого равна

t NT,

. где N - число, соответствующее преобразуемому коду;

Т - период повторени  импульсов генератора .

Известное устройство имеет низкую помехоустойчивость . В случае воздействи  помех при записи преобразуемого кода в блок регистров возможно искажение кода, что приводит к ошибке преобразовани , т.е. формированию временного интервала произвольной длительности. Искажение ,алительности выходного временного

интервала недопустимо дл  высокоточных автоматических систем управлени .

Целью изобретени   вл етс  повышение помехоустойчивости.

5В преобразователь двоичного кода ао

временной интервал, содержащий формирователь выходного сигнала, триггер, генератор , блок регистров, первый счетчик импульсов, элемент И, формирователь кодовых последовательностей, второй счетчик импульсов, формирователь импульсов, причем выход формировател  выходного сигнала , соединенный с первым входом элемента И,  вл етс  выходом преобразовател , выходы разр дов блока регистров подключены к входам записи первого счетчика импульсов , выход которого подключен к первому входу формировател  выходного сигнала, входы формировател  кодовых последовательностей  вл ютс  информационными входами преобразовател , а его первый и , второй выходы подключены к соответствующим входам блока регистров, первый выход формировател  кодовых последовательно5 стей подключен к первому входу второго счетчика импульсов, выход которого соеди- , нен с первым входом формировател  импульсов , выход генератора подключен к второму входу злемента И и второму входу

0 формировател  импульсов, первый вход триггера  вл етс  управл ющим входом преобразовател , выход элемента И подключен кпервомууправл ющему входу первого счетчика импульсов, введены

5 дополнительный триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и дополнительный элемент И, при этом выход младшего разр да и выход дополнительного старшего разр да блока регистров через элемент

0 ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому входу дополнительного триггера, второй вход которого соединен с выходом триггера и вторым входом второго счетчика, дополнительный выход формировател  кодовых последовательностей подключен к третьему входу дополнительного триггера, выход которого соединен с первым входом дополнительного элемента И, второй вход которого подключен к выходу второго сметчика импульсов, аыход формировател  импульсов подключен к третьему входу дополнительного элемента И, выход которого , соединенный с вторым управл ющим входом .первого счетчика и вторым входом

5 формировател  выходного сигнала,  вл етс  контрольным выходом преобразовател , дополнительный вход блока регистров соединен с первым входим триггера, второй вход которого соединен с выходом дополнительного старшего разр да блока регистров .

Повышение помехоустойчивости достигаетс  за счет обеспечени  возможности приема повторного кода и контрол  правильности приема кода путем сравнени  первого и повторного кодов с выдачей контрольного сигнала и разрешением преобразовани  только S случае правильного приема.

На фиг.1 приведена структурна  схема предлагаемого устройства; на фиг.2 - формирователь кодовых последовательностей,

Предлагаемое устройство (фиг.1) содержит формирователь 1 выходного сигнала, триггер 2, генератор 3, блок 4 регистров, первый счетчик 5 импульсов, элемент И 6, формирователь 7 кодовых последовательностей , второй счетчик 8 иМпульсов, формирователь 9 импульсов, дополнительный . триггер 10, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11, дополнительный элемент И 12. Входы формировател  7  вл ютс  информационными входами преобразовател , выходом которого  вл етс  выход формировател  1, соединенный с первым входом элемента И 6, Первый и второй выходы формировател  7 подключены к соответствующим входам блока 4, выходы разр дов которого, кроме дополнительного старшего разр да, подключены к входам записи счетчика 5. Выход элемента Л 6 подключен к первому управл ющему входу (вход вычитани ) счетчика 5, выход которого подключен к первому входу формировател  1. Выход младшего разр да и выход дополнительного старшего разр да блока 4 через элемент ИКЛЮЧАЮЩЕЕ ИЛИ 11 подключены к первому входу (Rвход установки) триггера 10, выход которого соединен с первым входом элемента И 12. Первый вход (S-вход установки) триггера 2, соединенный с дополнительным входом (вход установки) блока 4,  вл етс  управл ющим входом преобразовател . Выход дополнительного старшего разр да блока 4 подключен также к второму входу (С-вход синхронизации) триггера 2, информационный D-вход которого подключен к шине логического О (не показан). Первый выход формировател  7 подключен также к первому входу счетчика 8, выход которого подключен к первому входу формировател  9 и второму входу элемента И 12. Выход формировател  9 подключен к третьему входу элемента И 12, выход которого, соединенный с вторым входом формировател  1 и вторым управл ющим входом счетчика 5(вход предварительной записи),  вл етс  контрольным выходом преобразовател . Выход генератора 3 подключен к второму входу

элемента И 6 и второму входу формировател  9.

Выход триггера 2 подключен к второму входу (S-вход установки) триггера 10 и второму входу (R-вход установки) счетчика 8. Дополнительный выход формировател  7 подключен к третьему входу(С-вход синхронизации ) триггера 10.

Формирователь 7 (фиг.2) содержит RSтриггер 13, элемент ИЛИ 14 и элементы 15 и 16 задержки. SR-входы триггера 13  вл ютс  соответственно первым и вторым входами формировател  7. SR-входы триггера 13 через элемент ИЛ И 4 подключены к входу элемента 15, выход которого  вл етс  первым выходом формировател  7, Выход триггера 13  вл етс  вторым выходом формировател  7. Выход элемента 15 подключен к входу элемента 16, выход которого  вл етс  дополнительным выходом формировател  7.

В качестве формировател  1 выходного сигнала может быть исгюльзован, например , 1К-триггер. При этом R-вход известного триггера  вл етс  первым входом формировател  1, С-вхрд - вторым входом, Q-выход - выходом, S-входы известных триггеров подключены к источнику сигнала логической 1,

В качестве триггера 2 может быть использован D-триггер, например микросхема 564ТМ2.

В качестве блока 4 регистров может быть использован регистр сдвига, выполненный на триггерах с установочными входами (например, 564ТМ2). При этом С-входы триггеров, соединенные между собой,  вл ютс  первым входом блока 4, 6-вход первого триггера  вл етс  вторым входом блока 4. Соединенные между собой З-вход первого триггера и R-входы остальных триггеров  вл ютс  дополнительными входами блока 4, Q-выходы триггеров  вл ютс  выходами разр дов блока 4.

Второй счетчик 8 может быть выполнен с использованием счетчика, аналогичного счетчику 5, к выходу разр дов которого подключен дешифратор. При этом выходом счетчика 8  вл етс  h -выход известного дешифратора .

Устройство работает следующим образом .

На управл ющий вход преобразовател  подаетс  импульс, который поступает на дополнительный вход блока 4 и на S-вход триггера 2. При этом блок 4 устанавливаетс  таким образом, что на выходе его младшего разр да по вл етс  логическа  1, а на выходе старших разр дов -логический О. На выходе триггера 2 по вл етс  логическа 

1, кстора  устанавливает триггер tO в единичное состо ние, а также поступает на Rвход счетчика 8, сбрасыва  его и запреща  изменение его состо ни  под воздействием сигналов на счетном входе.

На информационный вход преобразовател , т.е. на формирователь 7 подаетс  преобразуемый последовательный двоичный код. Код поступает по двум лини м св зи в виде кода единиц и кода нулей. При этом единице кода соответствует наличие импульса на линии св зи кода единиц и отсутствие импульса на линии св зи кода нулей, а нулю соответствует отсутствие импульса .на линии св зи кода единиц и наличие импульса на линии-св зи кода нулей .

Коды единиц и нулей в формирователе 7 поступают соответственно на SR-входы триггера 13 (фиг.2), на выходе которого формируетс  пр мой последовательный код, поступающий на второй выход формировател  7. Импульсы кодов единиц и нулей через элемент ИЛИ 14 и элемент 15 задержки поступают на первый выход формировател  7. При этом величина задержки П элемента 15 устанавливаетс  не меньше величины требуемого дл  надежной записи опережени  подачи сигнала на информационный вход блока 4 по отношению к тактовому входу, что обеспечивает надежную запись кода в блок 4. Тактовые импульсы, формирующиес  на выходе элемента 15, через элемент 16 задержки поступают надополнительный выход формировател  7. Величина задержки элемента 16 устанавливаетс  не меньше величины задержки срабатывани  блока 4 и задержки распространени  сигнала в элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 11.

Преобразуемый код подаетс  на входы формировател  7 два раза.

Тактовые импульсы с первого выхода формировател  7 и пр мой последовательный код с второго выхода поступают на соответствующие входы блока 4. При .этом код записываетс  в блок 4. По мере записи разр дов кода в блок 4 логическа  1, первоначально установленна  в младшем разр де блока 4, перемещаетс  в старшие разр ды. Как только все разр ды первого кода запишутс  в блок 4, на выходе его старшего разр да по вл етс  логическа  1, котора  поступает на вход синхронизации триггера 2, в который записываетс  логический О.

Сигнал логического О с выхода триггера 2 поступает на вход триггера 10, разреша  изменение его состо ни  под

воздействием сигналов на других входах, а также на R-вход счетчика 8, разреша  счет тактовых импульсов при приеме повторного кода.

Повторный код аналогично первому коду записываетс  в блок 4. При этом при записи в блок 4 каждого разр да повторног кода (в младший разр д) в старшем разр де блока 4 оказываетс  соответствующий разр д ранее записанного первого кода. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 11 производит поочередное сравнение разр дов первого и повторого кодов, при этом в случае их совпадени  на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поддерживаетс  логический О, а в случае несовпадени  - логическа  1.Сигналсвыходаэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступает на R-вход триггера 10, на вход синхронизации которого поступают тактовые импульсы с дополнительного выхода формировател  7. Если хот  бы один из разр дов первого кода не совпадает с соответствующим разр дом повторного кода , то в триггер 10 записан логический О, а в случае совпадени  первого и повторного кодов триггер 10 сохранит первоначально установленное единичное состо ние.

По мере записи повторного кода в блок 4 счетчик 8 подсчитывает число тактовых импульсов на первом выходе формировател  7, т.е. число записанных в блок 4 разр дов повторного кода. При записи в блок 4 всех разр дов повторного кода на выходе счетчика 8 по вл етс  логическа  1, котора  запускает формирователь 9. Импульс с выхода формировател  9, сформированный из импульсов генератора 3, поступает на третий вход элемента И 12, на второй вход которого поступает сигнал с выхода счетчика 8, свидетельствующий о завершении записи кода в блок 4. На первый вход элемента И 12 поступает сигнал с выхода триггера 10, несущий информацию о правильности приема кода. Если код прин т верно, т.е. первый и повторный коды совпадают, то на выходе триггера 10 присутствует логическа  1 и импульс с выхода формировател  9 проходит через элемент И 12 на контрольный выхо.д преобразовател , нес  информацию о том, что код прин т верно и преоЬразов.ание состоитс . Если код прин т неБврно, т.е. хот  бы один из разр дов первого кода не совпадает с соответстаующим разр дом повторного кода, на выходе триггера 10 присутствует логический О и импульс с выхода формировател  не.проходит через элемент И 12 на контрольный выход преобразовател . Отсутствие импульса на контрольном выходе говорит об ошибке

приема кода, при это, преобразоввкие не состоитс .

Если код прин т верно, импульс с выхода элемента И 12 поступает на вход предварит льной записи счетчика 5 и на второй вход формировател  1, По фронту этого m-t-,пульса код с выходов разр дов блока 4, кроме старшего разр да, записываетс  в счетчик 5, на выходе которого по вл етс  логическа  1. Логическа  1 с выхода счетчика 5 поступает на первый вход формировател  1, разреша  формирование выходного временного интервала. По срезу импульса с выхода элемента И 12 на выходе формировател  1 по вл етс  сигнал логической 1, т.е. формируетс  фронт выходного сигнала преобразовател .

Логическа  1 с выхода формировател  1 поступает на первый вход элемента И б, при этом импульсы генератора 3 начинают .поступать на вход вычитани  счетчика 5, Код, записанный в счетчик 5, начинает считыватьс . По окончании считывани , когда счетчик 5 обнул етс , на его выходе по вл етс  логический О, который возвращает формирователь 1 в исходное состо ние. На выходе формировател  1 по вл етс  логический О, т.е. формируетс  срез выходного сигнала преобразовател . При этом запрещаетс  прохождение импульсов через элемент И 6. На этом преобразование заканчиваетс .

Таким образом на выходе формировател  1 формируетс  импульс, длительность которого определ етс  записанным в блоке 4 кодом по указанной формуле.

В предлагаемом устройстве помехоустойчивость повышена за счет обеспечени  возможности приема первого и повторного преобразуемых кодов и сравнени  их. При совпадении первого и повторного кодов, т.е. если код прин т без ошибки, предлагаемое устройство осуществл ет преобразование кода во временной интервал , при этом формируетс  на контрольном выходе сигнал, свидетельствующий о правильности приема кода и начале преобразовани . В случае искажени  преобразуемого кода, когда первый и повторный коды не совпадают, на контрольном выходе устройства сигнал отсутствует, при этом преобразование искаженного кода не производитс .

Claims (1)

1. Формулаизобретенм 

   Преобразователь двоичного кода во временной интервал, содержащий формирователь импульсоэ, триггер, генератор, блок регистров, первый счетчик импульсов, элемент И, формирователь кодовых последовательностей , второй счетчик импульсов, формирователь выходного сигнала, выход которого соединен с первым входом элемента И и  вл етс  выходом преобразователи , выходы разр дов блока регистров подключены к соответствующим входам записи первого счетчика импульсов, выход которого подключен к первому входу формировател  выходного сигнала, входы формировател  кодовых последовательностей  вл ютс  информационной входной шиной, а его первый и второй выходы подключены к соответствующим входам блока регистров, первый выход формировател  кодоаых последовательностей подключен к первому входу второго счетчика импульсов, выход которого соединен с первым входом формировател  импульсов, выход генератора подключен к второму входу элемента И и второму входу формировател  импульсов, первый вход триггера  вл етс  управл ющей входной шиной, выход элемента И подключен к первому управл ющему входу первого счетчика импульсов, отличающийс  тем, что, с целью повышени  помехоустойчивости , в него введены дополнительный триггер, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и дополнительный элемент И, при этом выход младшего разр да и выход дополнительного старшего разр да блока регистров через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к первому входу дополнительного триггера, второй вход которого соединен с выходом триггера и объединен с вторым входом второго счетчика, дополнительный выход формировател  кодовых последовательностей подключен к третьему входу дополнительного триггера, выход которого соединен с первым входом дополнительного элемента И, второй вход которого подключен к выходу второго счетчика импульсов, выход формировател  импульсов подключен к третьему входу дополнительного элемента И, выход которого соединен с вторым управл ющим входом первого счетчика и вторым входом формировател  выходного сигнала и  вл етс  контрольнойвыходнойшиной ,

   дополнительный вход блока регистров соединен с первым входом триггера, второй вхо,ц которого соединен с выходом дополнительного старшего разр да блока регистров , третий вход  вл етс  шиной логического нул .

   9w. е