SU1689952A1 - Self-checking device for parity checking - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении типовых функциональных устройств цифровой техники. Цель изобретени  - повышение достоверности функционировани . Цель достигаетс  за счет введени  одновибратора, трех триггеров, коммутатора, элементов И, ИЛИ. Устройство позвол ет нар ду с контролем входной информации провер ть отдельные его узлы. 2 ил.The invention relates to automation and computing and can be used in the construction of typical functional devices of digital technology. The purpose of the invention is to increase the reliability of the operation. The goal is achieved by introducing a single vibrator, three triggers, a switch, AND, OR elements. The device allows, along with control of the input information, to check its individual nodes. 2 Il.

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении типовых функциональныхустройств цифровой техники.The invention relates to automation and computing and can be used in the construction of typical functional devices of digital technology.

Цель изобретени  - повышение достоверности функционировани .The purpose of the invention is to increase the reliability of the operation.

На фиг.1 приведена функциональна  схема устройства; на фиг.2 - временна  диаграмма его работы.Figure 1 shows the functional diagram of the device; figure 2 - the timing diagram of his work.

Самопровер емое устройство дл  контрол  на четность содержит регистр 1, сумматор 2 по модулю два, одновиб- ратор 3, коммутатор 4, первый 5 - третий 7 триггеры, элемент ИЛИ 8, элемент И 9, информационный вход 10, первый 11 и второй 12 входы синхронизации , выход 12 результата контрол , выход 14 самопроверки устройства, первый 15 и второй 16 выходы одновиб- ратора„The self-verifiable parity checker contains a register 1, an adder 2 modulo two, one-frequency circuit 3, switch 4, the first 5 - the third 7 flip-flops, the OR 8 element, the AND 9 element, the information input 10, the first 11 and the second 12 inputs synchronization, output 12 of the control result, output 14 of the device self-test, the first 15 and second 16 outputs of the one-oscillator

На фиг.2 использованы обозначени , введенные на фиг.1.In Fig. 2, the notation introduced in Fig. 1 is used.

Регистр 1 предназначен дл  приема и хранени  контролируемого кода.Register 1 is for receiving and storing a monitored code.

Сумматор 2 по модулю два служит дл  определени  четности поступившего кода.Modulo 2 adder 2 serves to determine the parity of the incoming code.

Одновибратор 3 формирует по входному сигналу два сдвинутых по времени импульса (фиг.2, позиции 11, 15, 1b) и может быть выполнен на основе обычного формировател  с задержками по выходу.The mono-vibration 3 generates two time-shifted pulses by the input signal (FIG. 2, positions 11, 15, 1b) and can be made on the basis of a conventional driver with output delays.

Коммутатор 4 обеспечивает управ- .ение подачей импульсов на триггер 7 с выходов 15, 16 одновибратора 3 и входа 12 устройства.The switch 4 provides control over the supply of pulses to the trigger 7 from the outputs 15, 16 of the one-shot 3 and the input 12 of the device.

Триггер 5 формирует дополнительный сигнал на вход сумматора 2 дл  проверки его работы при четном и нечетном числе единиц.The trigger 5 generates an additional signal to the input of the adder 2 to test its operation with an even and odd number of units.

Триггер 6 предназначен дл  фиксации результатов контрол  поступившего .кода на четность, а триггер 7 - дл The trigger 6 is intended for fixing the results of control of the incoming parity code, and the trigger 7 is for

слcl

сwith

ОчOch

ооoo

sQsQ

ю ел юyou ate

контрол  срабатывани  сумматора 2 по модулю два.control the operation of adder 2 modulo two.

Элемент ИЛИ 8 подает на триггер 5 импульсы в двух микротактах. Element OR 8 applies for a trigger 5 impulses in two micro-tacts.

Элемент И 9 формирует импульс подтверждени  правильности работы устройства .Element And 9 forms the impulse to confirm correct operation of the device.

Устройство работает следующим образом . В исходном состо нии все эле- менты пам ти наход тс  в состо нии О. Цепи установки исходного состо ни  условно не показаны.The device works as follows. In the initial state, all the memory elements are in the state O. The initial state setting circuits are conventionally not shown.

По импульсу на входе 11 (см. фиг.2 , в регистр 1 записываетс  контролиру- ема  информаци , а одновибратор фор- / мирует импульсы на выходах 15 и 16.A pulse at input 11 (see Fig. 2, the controlled information is recorded in register 1, and a single vibrator forms pulses at outputs 15 and 16.

Импульс с выхода 15, задержанный на врем , необходимое дл  по влени  результата контрол  на выходы сумма- тора 2 по модулю два, поступает на коммутатор 4. Если на выходе сумматора 2 отсутствует единичный (нулевой) сигнал, триггер 7 переходит в единичное состо ние (остаетс  в нулевом состо нии). Одновременно этот импульс пройд  через элемент ИЛИ 8, переводит триггер 5 в единичное состо ние. В результате с триггера 5 на сумматор 2 по модулю два поступает единичный сигнал, который измен ет четность входной информации.Pulse from output 15, delayed by the time required for the control result to appear at the outputs of modulator 2 modulator two, goes to switch 4. If the output of the adder 2 does not have a single (zero) signal, trigger 7 goes to the single state ( remains in the zero state). At the same time, this pulse passes through the element OR 8, which triggers the trigger 5 to a single state. As a result, from flip-flop 5, a modulo-2 adder receives a single signal that changes the parity of the input information.

Второй импульс с выхода 16 производит те же операции, что и первый, перевод  триггеры 5 и 7 в состо ни , противоположные тем, в которых они находились.The second pulse from output 16 performs the same operations as the first, transferring the triggers 5 and 7 into states opposite to those in which they were located.

Таким образом, если регистр 1 и сумматор 2 по модулю два работоспособны , после прохождени  двух импуль- сов от .одновибратора 3 триггер 7 должен сработать один раз, поскольку „ в первом или во втором микротакте на выходе сумматора 2 должен по витьс  единичный сигнал - признак нечетное- ти (см. первую часть временной диаграммы ) .Thus, if the register 1 and modulo 2 modulator 2 are operable, after passing two pulses from the single vibrator 3, the trigger 7 should operate once, since in the first or second microtogram a single signal should appear at the output of the adder 2 - sign oddness (see the first part of the timeline).

Если же указанные элементы имеют константные неисправности, привод щие к тому, что на выходе сумматора 2 независимо от четности входного кода присутствует единичный или нулевой сигнал, триггер 7 после прохождени  двух импульсов с выходов 15 и 16 либо срабатывает дважды, либо не срабатывает, а следовательно, в итоге остаетс  (возвращаетс ) в нулевом состо нии (см0 вторую часть временной диаграммы).If these elements have constant malfunctions, which lead to the fact that the output of adder 2, regardless of the parity of the input code, contains a single or zero signal, the trigger 7, after passing two pulses from outputs 15 and 16, either works twice or does not work, and therefore as a result, it remains (returns) in the zero state (cm0 is the second part of the timing diagram).

По импульсу, поступающему на второй вход 12 синхронизации устройства, триггер 7 (если он находитс  в единичном состо нии) переводитс  по его заднему фронту в нулевое состо ние, а на выход элемента 9 выдаетс  сигнал нормы результата самопроверки. В случае неработоспособности устройства триггер 7 запирает элемент И 9, и сигнал нормы не формируетс .The pulse arriving at the second synchronization input 12 of the device, the trigger 7 (if it is in the single state) is transferred to its zero edge on its trailing edge, and the self test result signal is output to the output of the element 9. In the event that the device does not function, the trigger 7 locks the element AND 9, and the norm signal is not generated.

Этим же импульсом результат конт- рол  на четность одновременно записываетс  в триггер 6 и выдаетс  на вы ход 13.By the same pulse, the result of the parity check is simultaneously recorded in trigger 6 and outputted at output 13.

Claims (1)

Формула изобретени Invention Formula Самопровер емое устройство дл  контрол  на четность, содержащее регистр , сумматор по модулю два, причем группа информационных входов и первый вход синхронизации устройства соединены соответственно с группой информационных входов и входом синхронизации регистра, группа выходов которого соединена с группой входов сумматора по модулю два, отличающеес  тем, что, с целью повышени  достоверности функционировани , оно дополнительно содержит первый, второй и третий триггеры, одновибратор, элемент И, элемент ИЛИ коммутатор, причем первый вход синхронизации устройства соединен с входом одновибратора, первый выход которого соединен с первым входом элемента ИЛИ и первым информационным входом коммутатора, второй выход одновибратора соединен с вторым входом элемента ИЛИ и вторым информационным входом коммутатора, выход элемента ИЛИ соединен со счетным входом первого триггера, выход которого соединен с входом сумматора по модулю два, выход которого соединен с информационным входом второго триггера, первы и вторым управл ющими входами коммутатора , второй вход синхронизации устройства соединен с третьим информационным входом коммутатора, первым входом элемента И и входом синхронизации второго триггера, выход которого  вл етс  информационным выходом результата контрол  устройства, выход коммутатора соединен со счетным входом третьего триггера, выход которого соединен с третьим управл ющимA self-verifiable parity control device containing a register, a modulo-two adder, the group of information inputs and the first synchronization input of the device connected to the group of information inputs and the register synchronization input, the output group of which is connected to the group of inputs of the modulo-two, respectively that, in order to increase the reliability of the operation, it additionally contains the first, second and third triggers, one-shot, element AND, element OR switch, and the first input The device synchronization is connected to the one-shot input, the first output of which is connected to the first input of the OR element and the first information input of the switch, the second one-shot output is connected to the second input of the OR element and the second information input of the switch, the output of the OR element is connected to the counting input of the first trigger, the output of which connected to the input of a modulo two adder, the output of which is connected to the information input of the second trigger, the first and the second control inputs of the switch, the second synchronization input device coupled to the data input of the third switch, a first input of AND gate and input of the second synchronizing flip-flop, whose output is a result data output control device, the switch output is connected to the counting input of the third flip-flop, whose output is connected to the control third 516899526516899526 входом коммутатора и вторым входом выходом результата самопроверки уст- элемента И, выход которого  вл етс  , ррйства.the input of the switch and the second input the output of the result of the self-test of the device AND, the output of which is, of the device. г-i tg-i t Щ-Sch-