SU1688406A1 - A synchronous counter - Google Patents

Abstract

Изобретение относитс  к дискретной и импульсной технике. Цель изобретени  - упрощение синхронного счетчика и повышение нагрузочной способности - достигаетс  за счет выполнени  счетчика на элементах 1-1, 3-1. 4-1 и элементах И-ИЛИ- НЕ 2-1, образующих триггеры первой и второй ступени. Триггеры первой ступени формируют обобщенные сигналы установки выходных триггеров счетчика, а n+1-й триггер первой ступени, кроме того, вырабатывает групповой сигнал переноса. 2 ил.The invention relates to discrete and impulse technology. The purpose of the invention, the simplification of a synchronous counter and an increase in load capacity, is achieved by performing a counter on elements 1-1, 3-1. 4-1 and elements of AND-OR- NOT 2-1, forming the first and second stage triggers. Triggers of the first stage form the generalized signals for setting the output triggers of the counter, and n + 1-st trigger of the first stage, in addition, generates a group transfer signal. 2 Il.

Description

И СAnd C

Изобретение относитс  к импульсной технике и может найти применение в импульсных устройствах, а также в устройствах дискретной техники и в ЭВМ дл  счета импульсов.The invention relates to a pulse technique and can be used in pulse devices, as well as in discrete technique devices and in a computer for counting pulses.

Целью изобретени   вл етс  упрощение и повышение нагрузочной способности синхронного счетчика.The aim of the invention is to simplify and increase the load capacity of the synchronous counter.

На фиг. 1 приведена функциональна  схема счетчика с коэффициентом счета k 16 05 04... сп 10000 5s & ... 5i + 1 01111 + 1; на фиг.2 - функциональна  схема счетчика дл  k 10.FIG. 1 shows a functional diagram of the counter with the counting coefficient k 16 05 04 ... sp 10,000 5s & ... 5i + 1 01111 + 1; figure 2 is a functional diagram of the counter for k 10.

Счетчик содержит п ть элементов ИЛИ- НЕ первой ступени 1-1:1-5, п ть элементов И-ИЛИ-НЕ 2-1:2-5, четыре элемента ИЛИ- НЕ первой группы 3-1:3-4. четыре элемента ИЛ ИННЕ второй группы 4-1:4-4. Выход k-ro (k - 1,5) элемента ИЛИ-НЕ 1-k первой ступени соединен с единственным входом первой группы И k-ro элемента И-ИЛИ-НЕ 2-k. выход которого соединен с первым входом k-ro элемента ИЛИ-НЕ 1-k первой ступени, выход 1-го элемента ИЛИ-НЕ З-l первой группы (I 1,4),  вл ющийс  i м инверсным выходом а; счетчика, св зан с первым входом 1-го элемента ИЛИ-НЕ 4-1 второй группы , выход которого,  вл ющийс  1-м пр мым выходом а; счетчика, подключен к первому входу 1-го элемента ИЛИ-НЕ 3-1 первой группы, выход J-ro (J 1,3) элемента ИЛИ-НЕ 3-J первой группы подключен к J-му входу второй группы И j-ro элемента И-ИЛИ-НЕ 2-J, выход J-ro элемента ИЛИ- НЕ 4-J второй группы соединен с J-ми входами вторых групп И s-x элементов И-ИЛИ-НЕ j+1.4), выход 1-го элемента И-ИЛИ-НЕ 2-1 соединен с i+j-м входом второй группы И J-ro элемента И-ИЛИ-НЕ 2-J дл  всех j I и с l+J-1-м входом второйThe counter contains five elements OR - NOT the first stage 1-1: 1-5, five elements AND-OR-NOT 2-1: 2-5, four elements OR - NOT the first group 3-1: 3-4. four elements ILNE of the second group 4-1: 4-4. The output of the k-ro (k - 1,5) element OR-NOT 1-k of the first stage is connected to the only input of the first group AND the k-ro element AND-OR-NOT 2-k. the output of which is connected to the first input of the k-ro element OR-NOT 1-k of the first stage, the output of the 1st element OR-NOT Z-l of the first group (I 1,4), which is the ith inverse output a; a counter connected to the first input of the 1st element OR-NOT 4-1 of the second group, the output of which is the 1st direct output a; counter, connected to the first input of the 1st element OR-NOT 3-1 of the first group, output J-ro (J 1,3) of the element OR-NOT 3-J of the first group is connected to the J-th input of the second group AND j-ro element AND-OR-NOT 2-J, the output of the J-ro element OR-NOT 4-J of the second group is connected to the Jth inputs of the second groups AND sx elements AND-OR-NOT j + 1.4), the output of the 1st element AND -OR-NOT 2-1 connected to the i + j-th input of the second group AND the J-ro element AND-OR-NOT 2-J for all j I and with l + J-1-th input of the second

,0ч 00 00, 0h 00 00

Јь ОО About

СКSc

группы И j-ro элемента И-ИЛИ-НЕ 2-J дл  всех j i, выход j-ro элемента И-ИЛИ-НЕ 2-J св зан с 3+)-м входом второй группы И четвертого элемента И-ИЛИ-НЕ 2-4, выход п того элемента И-ИЛИ-НЕ 2-5,  вл ющийс  выходом сигнала переноса Рт 4-1 счетчика, соединен с q+4-м входом (q 1,3, О$ д$, т.е. N 5) второй группы И q-ro элемента И-ИЛИ-НЕ 2-q и с седьмым (N+n-2 о 5 + 4-2 7) входом второй группы И четвертого (N- оп +1 5-1 4) элемента И-ИЛИ-НЕ 2-, выход четвертого элемента ИЛИ-НЕ первой группы 3-4 подключен к восьмому (N+n-2 on + 1 5 + 4-2+ + ) входу второй группы И четвертого элемента И-ИЛИ-НЕ 2-, v-й вход (v 1,4,AND j-ro groups AND-OR-NOT 2-J for all ji, output of j-ro element AND-OR-NOT 2-J is connected with 3 +) input of the second group AND the fourth element AND-OR-NOT 2-4, the output of the first AND-OR-HE element 2-5, which is the output of the transfer signal of the PT 4-1 counter, is connected to the q + 4th input (q 1.3, O $ d $, i.e. N 5) of the second group AND q-ro element AND-OR-NOT 2-q and with the seventh (N + n-2 about 5 + 4-2 7) input of the second group AND the fourth (N-op +1 5-1 4) the element AND-OR-NOT 2-, the output of the fourth element OR-NOT of the first group 3-4 is connected to the eighth (N + n-2 on + 1 5 + 4-2 + +) input of the second group AND the fourth element and- OR NOT 2-, v-th input (v 1,4,

4four

(5i & дз 1 ; V 5| 4) второй труп(5i & dz 1; V 5 | 4) second corpse

i 1i 1

пы И п  того (п + 1 - 5) элемента И-ИЛИ-НЕ 2-5 соединен с выходом v-ro элемента И- ИЛИ-НЕ 2v, 4+у-й вход второй группы И п того элемента И-ИЛИ-НЕ 2-5 подключен к выходу v-ro элемента ИЛИ-НЕ второй группы 4v, выход первого элемента ИЛИ- НЕ первой ступени 1-1 соединен с вторым входом первого элемента ИЛИ-НЕ первой группы 3-1, выходj+1-го элемента ИЛИ-НЕ первой ступени 1-J+1 соединен с J-r+2-м входом (г 1,j) r-го элемента ИЛИ-НЕ второй группы 4-2 и с вторым входом J+1-го элемента ИЛИ-НЕ первой группы 3-J+1, выход п того элемента ИЛИ-НЕ первой ступени 1-5 подключен к 6-1-му входу (I I дл  I 1,2,3,4, так как д -&i йз - 63 - дь - 1 ) 1-го элемента ИЛИ-НЕ второй группы, вторые входы элементов ИЛИ-НЕ первой ступени 1-1:1-5 соединены с тактовым входом счетчика, а h+2-e входы (h 1,m) всех элементов ИЛИ-НЕ первой ступени 1-1.1-5 св заны с входом h-ro сигнала переносаAnd the first (n + 1 - 5) element AND-OR-NOT 2-5 is connected to the output of the v-ro element AND-OR-NOT 2v, 4 + input of the second group And the fifth element AND-OR- NOT 2-5 is connected to the output of the v-ro element OR — NOT the second group 4v; the output of the first element OR — NOT the first stage 1-1 is connected to the second input of the first element OR — NOT the first group 3-1, output j + 1-th element OR-NOT of the first stage 1-J + 1 is connected to J-r + 2nd entrance (r 1, j) of the r-th element OR-NOT of the second group 4-2 and with the second input of J + 1-th element OR- NOT the first group 3-J + 1, the output of the first element OR-NOT the first stage 1-5 is connected to the 6-1th input (II for I 1,2,3,4, since d - & iz - 63 - d - 1) of the 1st element OR is NOT the second group, the second inputs of the elements OR-NOT of the first stage 1-1: 1-5 are connected to the clock input of the counter, and the h + 2-e inputs (h 1, m) of all the elements OR NOT of the first stage 1-1.1-5 are connected to the input of the h-ro transfer signal

Р ... Рт.R ... Rt.

Работа счетчика состоит в следующем. Предположим, в исходном состо нии ai 32- аз 34 0, т.е. все триггеры второй ступени установлены в О, а логический уровень на тактовом входе Т соответствует сигналу логической 1. Будем также считать, что в течение всего времени работы счетчика входныесигналыпереносовThe work of the counter is as follows. Suppose in the initial state ai 32 is az 34 0, i.e. all the second-stage triggers are set to O, and the logic level at the clock input T corresponds to the logical one signal. We also assume that during the entire operating time of the counter, the input signals are transferred

р ... рЪ .. pin 0.p ... p. pin 0.

В исходном состо нии все Uk 0 (к In the initial state, all Uk 0 (to

1,5), а Ш2 W3 ftM рт + 1 , поскольку все элементы 2-2:2-5 заперты по входам своих вторых групп И уровн ми О с выходов 31-34. Так как ai 1 (сигнал на первом входе второй группы И элемента 2-1), то 0)1 0 .1.5), and Sh2 W3 ftM pt + 1, since all elements 2-2: 2-5 are locked to the inputs of their second groups AND by the levels O from outputs 31-34. Since ai 1 (the signal at the first input of the second group AND element 2-1), then 0) 1 0.

00

5five

00

5five

00

5five

00

5five

00

5five

Пусть в некоторый момент времени на вход Т поступает сигнал О, после чего становитс  Ui 1, затем ai 0 и ai f 1, т.е. счетчик принимает состо ние а4азааа1 0001. При этом на первых двух входах второй группы И элемента 2-2 сигналы 32 и at будут равны 1, однако сигнал Ui 1 поддерживает нулевое состо ние сигнала , запрещающего срабатывание второй группы И элемента 2-2, поэтому в схеме счетчика не происходит новых изменений вплоть до момента времени, когда сигнал Т становитс  равным 1, после чего Ui 0, затем 1 и йЈ 0 , т.е. схема подготовлена к счету второго тактового импульса. С приходом второго Т 0 вырабатываетс  Ua 1, поддерживающий (D2 - 0 и устанавливающий счетчик в состо ние 0010. После того, как станет Т 1, вырабатываютс  последовательно: IJ2 0, с)2 1 и 1 , т.е. схема готова к счету третьего тактового импульса , с приходом которого (Т 0) счетчик примет состо ние 0011 и во врем  третьей паузы (Т 1) будет подготовлен к насчету четвертого тактового импульса так, что Ui 0, ui 1 и 0 . Продолжа  аналогичные рассуждени , можно убедитьс  в том, что после 15-го импульса (Т 0) в счетчике установитс  код 1111, а во врем  15-й паузы (Т 1) он будет подготовлен к приему 16-го тактового импульса:Let a signal O be sent to the input T at some time, after which it becomes Ui 1, then ai 0 and ai f 1, i.e. the counter takes the a4azaaa10001 state. In the first two inputs of the second group AND element 2-2, the signals 32 and at will be equal to 1, however, the signal Ui 1 supports the zero state of the signal that prohibits the second group And element 2-2, therefore the counter circuit does not have new changes up to the point in time when the signal T becomes equal to 1, then Ui 0, then 1 and dЈ 0, i.e. The circuit is prepared for the second clock pulse count. With the arrival of the second T 0, Ua 1 is generated, supporting (D2 - 0 and setting the counter to the state 0010). After T 1 becomes, the IJ2 0, s) 2 1 and 1, i.e., i.e. the circuit is ready for the third clock pulse, with the arrival of which (T 0) the counter will assume state 0011 and during the third pause (T 1) it will be prepared for the fourth clock pulse so that Ui 0, ui 1 and 0. Continuing the similar reasoning, one can make sure that after the 15th pulse (T 0) the code 1111 is set in the counter, and during the 15th pause (T 1) it will be prepared to receive the 16th clock pulse:

ftu uM 1 , рт +1 0. Последний сигнал  вл етс  выходным сигналом па- раллельного переноса счетчика, подготавливающим к счету группу старших разр дов (если таковые есть). В том случае, если эта группа старших разр дов выполнена аналогично счетчику, рассматриваемому  ftu uM 1, pt +1 0. The last signal is an output signal of parallel counter transfer, which prepares a group of high-order bits for the count (if there are any). In the event that this group of high-order bits is made similarly to the counter considered

по фиг.1, то сигнал рт +1  вл етс  дл  нее входным сигналом переноса, подаваемым на соответствующие входы элементов ИЛИ-НЕ первой ступени. С приходом 16-го импульса Т 0 счетчик примет исходное состо ние 0000, а в n+1-й разр д (вход щий в группу старших разр дов) одновременно запишетс  1. При наличии сигнала переноса рт + 1 0 срабатывание старших разр дов происходит одновременно с четырьм  разр дами рассматриваемого счетчика. Таким образом, очевидно, что рассматриваемый счетчик (фиг.1) в общем случае может содержать несколько групп разр дов, объединенных тактовой шиной и шинами соответствующих групповых сигналов параллельного переноса, причем число групп разр дов, из которых состоит счетчик, не снижаэт его быстродействи , характеризуемого чистотой тактовых импульсовin Figure 1, then the signal pt +1 is for it a transfer input signal applied to the corresponding inputs of the first stage OR OR NOT elements. With the arrival of the 16th pulse T 0, the counter will assume the initial state 0000, and in n + 1 st bit (belonging to the group of high bits) it will simultaneously be recorded 1. In the presence of a transfer signal pt + 1 0, the high bits will be activated simultaneously with the four bits of the counter in question. Thus, it is obvious that the considered counter (FIG. 1) in the general case may contain several groups of bits combined by the clock bus and the tires of the corresponding parallel transfer group signals, and the number of groups of bits that the counter consists of does not decrease its speed, characterized by a clean clock

f - , где г - среднее врем  срабатывани  одного логического элемента ИЛИ-НЕ или И-ИЛИ-НЕ. Врем  5 г складываетс  из длительности импульса tn 2 г (когда Т 0) и длительности паузы tff 3 т (когда ).f -, where r is the average response time of one logical element OR-NOT or AND-OR-NOT. The time 5 g is the sum of the pulse duration tn 2 g (when T 0) and the duration of the pause tff 3 tons (when).

На фиг.2 изображена функциональна  схема двоично-дес тичного счетчика, т.е. счетчика с коэффициентом к о$ о$ .. f7i 01010 k(55 4 .. (5i 1+1001. Счетчик содержит п ть элементов ИЛИ-НЕ первой ступени 1-1:1-5, четыре элемента ИЛИ-НЕ первой группы 3-1:3-4. четыре элемента ИЛИ-НЕ второй группы 4-1:4-4 и п ть элементов И-ИЛИ-НЕ, выход k-го (k 1,5) элемента ИЛИ-НЕ первой ступени 1-k соединен с единственным входом первой группы И k-ro элемента И-ИЛИ-НЕ 2-k, выход которого соединен с первым входом k-ro элемента первой ступени 1-k, выход 1-го (I 1,4) элемента ИЛИ-НЕ первой группы 3-1,  вл ющийс  1-м инверсным выходом счетчика, св зан с первым входом 1-го элемента ИЛИ-НЕ второй группы 4-1, выход которого,  вл ющийс  1-м пр мым выходом счетчика, подключен к первому входу 1-го элемента 1ЛИ-НЕ первой группы1 3-1, выход j-ro0 1,3)элемента ИЛИ-НЕ первой группы 3-J подключен к j-му входу второй группы И J-ro элемента И-ИЛИ-НЕ 2-J, выход J-ro элемента ИЛИ-НЕ второй группы 4-J соединен с J-ми входами второй группы И s-x элементов (s J+1,4) И-ИЛИ-НЕ 2-s, выход 1-го элемента И-ИЛИ-НЕ 2-1 соединен с I+J-M входом второй группы И j-ro элемента И-ИЛИ-НЕ 2-J дл  всех и с l+j-1-м входом второй группы И j-ro элемента И-ИЛИ-НЕ 2-J дл  всех , выход j-ro элемента И-ИЛИ-НЕ 2-J св зан с S+J-м входом второй группы И четвертого элемента И-ИЛИ-НЕ 2-4, выход п того элемента И- ИЛИ-НЕ 2-5,  вл ющийс  выходом сигнала переноса рЈ,, счетчика, соединен с п тым (q+n 1+4 5) входом (q 1,2-0-1 1,1 1; , т.е. N 2) второй группы И первого элемента И-ИЛИ-НЕ 2-1 и с шестым (N+n-2 Oh +1 2 + 4 - 2-0 6) входом второй группы И второго (N- On +1 2-0- 2) элемента И-ИЛИ-НЕ 2-2, выход четвертого элемента ИЛИ-НЕ первой группы 3-4 подключен к седьмому (N+n-2-он + 1 +1 2+ + 4 - +1-7) входу второй группы И второго (N- oh +i -2-0 2) элемента И-ИЛИ-НЕ 2-2, v-й вход (v 1,2, Оу - 1.Figure 2 shows a functional diagram of a binary-decimal counter, i.e. counter with a coefficient k o $ o $ .. f7i 01010 k (55 4 .. (5i 1 + 1001. The counter contains five OR-NOT elements of the first stage 1-1: 1-5, four OR-NOT elements of the first group 3 -1: 3-4. Four elements OR NOT of the second group 4-1: 4-4 and five elements AND-OR-NOT, output of the k-th (k 1.5) element OR-NOT of the first stage 1-k connected to the only input of the first group AND k-ro element AND-OR-NOT 2-k, the output of which is connected to the first input of the k-ro element of the first stage 1-k, the output of the 1st (I 1,4) element OR-NOT the first group 3-1, which is the 1st inverted counter output, is connected to the first input of the 1st element OR NOT the second group 4-1, the output of which is the 1st direct output of the counter, is connected to the first input of the 1st element 1LI-NOT of the first group1 3-1, output j-ro0 1,3) of the element OR-NOT of the first group 3-J is connected to the j-th input of the second group AND J-ro of the element AND-OR-NOT 2-J, the output of the J-ro of the element OR-NOT of the second group 4-J is connected to the J-th inputs of the second group AND sx of the elements ( s J + 1,4) AND-OR-NOT 2-s, the output of the 1st element AND-OR-NOT 2-1 is connected to the I + JM input of the second group AND the j-ro element AND-OR-NOT 2-J for all and with l + j-1-m input of the second group AND j-ro element AND-OR-NOT 2-J for all, output j-ro element AND-OR-NOT 2-J connection An S + J input of the second group AND the fourth element AND-OR-NOT 2-4, the output of the fifth element AND-OR-NOT 2-5, which is the output of the transfer signal pЈ ,, counter, is connected to the fifth ( q + n 1 + 4 5) input (q 1,2-0-1 1,1 1; i.e. N 2) of the second group AND of the first element AND-OR-NOT 2-1 and with the sixth (N + n-2 Oh +1 2 + 4 - 2-0 6) input of the second group AND the second (N-On +1 2- 0- 2) element AND-OR-NOT 2-2, the output of the fourth element OR-NOT of the first group 3-4 is connected to the seventh (N + n-2-one + 1 +1 2+ + 4 - + 1-7) to the input of the second group AND the second (N- oh + i -2-0 2) element AND-OR-NOT 2-2, v-th input (v 1,2, Oy - 1.

V 2 5| д + 02 + 03 + 044Ю + ) i iV 2 5 | d + 02 + 03 + 044Ю +) i i

второй группы И п того элемента И the second group And the first element And

ИЛИ-НЕ 2-5 соединен с выходом v-ro элемента И-ИЛИ-НЕ 2-v. 2+v-u вход второй группы И п того элемента И-ИЛИ-НЕ 2-5 подключен к выходу v-ro элемента ИЛИ-НЕ второй группы 4-v, выход первого элемента ИЛИ-НЕ первой ступени 1-1 соединен с вторым входом первого элемента ИЛИ-НЕ первой группы 3-1, выход j+1-го элемента ИЛИ-НЕ первой ступени 1-J+1 соединен с 10 J-r+2-м входом (г 1J) r-го элемента ИЛИ- НЕ второй группы 4-г и с вторым входом J+1-ro элемента ИЛИ-НЕ первой группы 3- -J+1, выход п того элемента ИЛИ-НЕ первой ступени 1-5 подключен к 6-1-му входу (I i 15 дл  I 1 и I 4, так как di 64 1 ) 1-го элемента ИЛИ-НЕ второй группы 4-1, вторые входы элементов ИЛИ-НЕ первой ступени 1-1:1-5 соединены с тактовым ходом Т счетчика, а h+2-e входы (h 1,m) всех 20 элементов ИЛИ-НЕ первой ступени св заны с входом h-ro сигнала переноса.OR NO 2-5 is connected to the output of the v-ro element AND-OR-NOT 2-v. 2 + vu input of the second group AND the fifth element AND-OR-NOT 2-5 is connected to the output of the v-ro element OR-NOT of the second group 4-v, the output of the first element OR-NOT of the first stage 1-1 is connected to the second input of the first the element OR is NOT the first group 3-1, the output j + 1 of the element OR is NOT the first stage 1-J + 1 is connected to 10 J-r + 2nd input (g 1J) of the r-th element OR NOT the second groups 4-g and with the second input J + 1-ro of the element OR NOT of the first group 3- -J + 1, the output of the fifth element OR-NOT of the first stage 1-5 is connected to the 6-1th input (I i 15 for I 1 and I 4, since di 64 1) of the 1st element OR NOT of the second group 4-1, the second inputs of the element NOR first stage 1-1: 1-5 connected to the clock swing counter T, and h + 2 inputs-e (h 1, m) of 20 OR-NO elements of the first stage are coupled to the input of h-ro transport signal.

Работа двоично-дес тичного счетчика (фиг.2) аналогична работе двоичного счетчика по (фиг. 1 вплоть до момента начала дев той паузы, когда в счетчике установлен код 34333231 1001. Во врем  дев той паузы (Т 1) устанавливаютс The operation of the binary-decimal counter (Fig. 2) is similar to the operation of the binary counter in (Fig. 1 until the beginning of the ninth pause, when the code 34333231 1001 is set in the counter. During the ninth pause (T 1)

Claims (1)

1.а pm+i 0, после чего счетчик подготовлен к приему дес того счетного импульса, с приходом которого (Т 0) вырабатываетс  сигнал Us 1, сбрасывающий первый и четвертый триггеры второй ступени в О, после чего счетчик возвращаетс  в исходное состо ние 0000. Формула изобретени  Синхронный счетчик с коэффициентом счета К oh 4-1 On .... а 1 + 5п +1 dn ... 01 ( k 2П, |П 1), содержащий п элементов И-ИЛИ-НЕ; j-й О 1, п-1) инверсный выход счетчика подключен к J-му входу первой группы И J-ro элемента И-ИЛИ-НЕ, выход j-ro (I 1,n) элемента И-ИЛИ-НЕ соединен с I+J-M входом первой группы И J-ro (дл  всех  1.а pm + i 0, after which the counter is prepared to receive the tenth counting pulse, with the arrival of which (T 0), the signal Us 1 is generated, which resets the first and fourth triggers of the second stage to O, after which the counter returns to the initial state 0000 Claims of the invention A synchronous counter with a counting factor K oh 4-1 On .... a 1 + 5p +1 dn ... 01 (k 2P, | P 1), containing n AND-OR-NOT elements; j-th About 1, p-1) the inverse output of the counter is connected to the J-th input of the first group AND J-ro element AND-OR-NOT, output j-ro (I 1, n) of the element AND-OR-NOT connected to I + JM input of the first group AND J-ro (for all 45 J 1)элемента И-ИЛИ-НЕ и с l+j-1-м входом первой группы И j-ro (дл  всех j I) элемента И-ИЛИ-НЕ, выход j-ro элемента И-ИЛИ- НЕ св зан с n+j-1-м входом первой группы И n-го элемента И-ИЛИ-НЕ, отличаю50 щ и и с   тем, что, с целью упрощени  и повышени  нагрузочной способности, в него введены п + 1 элементов ИЛИ-НЕ первой ступени, п элементов ИЛИ-НЕ первой группы п элементов ИЛИ-НЕ второй группы и45 J 1) an AND-OR-NOT element and with l + j-1-m input of the first group AND j-ro (for all j I) of the AND-OR-NOT element, output of the j-ro element AND-OR-NE It is connected with the n + j-1-th input of the first group AND the n-th element AND-OR-NOT, differs from 50 and so that, in order to simplify and increase the load capacity, n + 1 elements OR-NOT are entered into it the first stage, n elements OR NOT the first group n elements OR NOT the second group and 5 n+1-й элемент И-ИЛИ-НЕ, выход k-ro (k Т, п+1) элемента ИЛИ-НЕ первой ступени соединен с единственным входом второй группы И k-ro элемента И-ИЛИ-НЕ, выход которого соединен с первым входом k-ro элемента ИЛИ-ЧЕ первой ступени, выход5 n + 1 th element AND-OR-NOT, the output k-ro (k T, n + 1) of the element OR-NOT of the first stage is connected to the only input of the second group AND the k-ro element AND-OR-NOT, the output of which connected to the first input of the k-ro element OR-CHE first stage, the output 2525 30thirty 3535 4040 i-ro элемента ИЛИ НЕ первой группы,  вл ющийс  1-м инверсным выходом счетчика, соединен с первым входом 1-го элемента ИЛИ-НЕ второй группы, выход которого,  вл ющийс  1-м пр мым выходом счетчика, подключен к первому входу 1-го элемента ИЛИ-НЕ первой группы, j-й пр мой выход счетчика соединен с J-ми входами первых групп И S -x(S j+1,n) элементов И-ИЛИ- НЕ, выход n-И-го элемента И ИЛИ-НЕ,  вл ющийс  выходом сигнала переноса счетчика, соединен с q + n-м q 1, N- Оп -И - 1 : 7л 5м ; 1 М п+1) входом первой группы И q-ro элемента И- ИЛИ--НЕ и с N+n-2 Oh -M -м входом первой группы И N- пп + 1 -го элемента И -ИЛИ-НЕ, выход п-го элемента ИЛИ-НЕ первой группы под- ключен олько при k 2П и при k 2n+1 + 2 ; t 0,n-2) к N+n-2 On 4-1 + 1-му входу первой группы И N- оь + 1 -го элемента И- ИЛИ НЕ, вход v| (I I дл  всех I, таких, чтоThe i-ro element OR NOT of the first group, which is the 1st inverse output of the counter, is connected to the first input of the 1st element OR-NOT of the second group, whose output, which is the 1st direct output of the counter, is connected to the first input 1 element of the OR-NOT of the first group, the j-th direct output of the counter is connected to the J-inputs of the first groups AND S -x (S j + 1, n) of the AND-OR elements, the output of the n-AND element AND OR-NOT, which is the output of the transfer signal of the counter, is connected to q + nm q 1, N-Op -I - 1: 7l 5m; 1 M n + 1) the input of the first group AND q-ro of the AND-OR element - NOT and with the N + n-2 Oh-M-th input of the first group AND N-nn + 1-th element AND -OR-NOT, the output of the nth element OR-NOT of the first group is connected only with k 2P and with k 2n + 1 + 2; t 0, n-2) to the N + n-2 On 4-1 + 1 st input of the first group AND N - o + 1 th element AND - OR NOT, input v | (I I for all I, such that Р, Рт Л.R, Rt L. 3| 1) первой группы И n+1-ro элемента И- ИЛИ-НЕ соединен с выходом 1-го элемента И-ИЛИ-НЕ, а ее вход Х| подключен к выходу 1-го элемента ИЛИ-НЕ второй группы,3 | 1) the first group AND n + 1-ro element AND-OR-NOT is connected to the output of the 1st element AND-OR-NOT, and its input X | connected to the output of the 1st element OR NOT the second group, выход первого элемента ИЛИ-НЕ первой ступени соединен с вторым входом первого элемента ИЛИ-НЕ первой группы, выход j+1-го элемента ИЛИ-НЕ первой ступени соединен с j-r+2-м (г 1.J) входом г-го элемента ИЛИ-НЕ второй группы и с вторым входом l+1-ro элемента ИЛИ-НЕ первой группы, выход п+1-го элемента ИЛИ-НЕ первой ступени подключен к гН+2-му (I I дл  всех I, таких, что д 1) входу 1-го элемента ИЛИ-НЕ второй группы, вторые входы элементов ИЛИ-НЕ первой ступени соединены с тактовым входом счетчика, а tu2-e (h 1,m) входы всех элементов ИЛИ- Н Е первой ступени соединены с входом h-rothe output of the first element OR — NOT the first stage is connected to the second input of the first element OR — NOT the first group, the output j + 1 of the element OR — NOT the first stage is connected to the j-r + 2 (g 1.J) input g- of the second element OR of the second group and with the second input of the l + 1-ro element OR of the first group, the output of the n + 1-element of the OR-NOT of the first stage is connected to rH + 2 (II for all I, such that d 1) the input of the 1st element OR is NOT the second group, the second inputs of the elements OR — NOT the first stage are connected to the clock input of the counter, and the tu2-e (h 1, m) inputs of all the elements OR — H E of the first stage are connected to h-ro entrance сигнала переноса .signal transfer. Р,R, т-иt-and