SU1679625A1 - Counting unit - Google Patents

Counting unit Download PDF

Info

Publication number
SU1679625A1
SU1679625A1 SU894753335A SU4753335A SU1679625A1 SU 1679625 A1 SU1679625 A1 SU 1679625A1 SU 894753335 A SU894753335 A SU 894753335A SU 4753335 A SU4753335 A SU 4753335A SU 1679625 A1 SU1679625 A1 SU 1679625A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
counting
trigger
Prior art date
Application number
SU894753335A
Other languages
Russian (ru)
Inventor
Galina M Majorova
Original Assignee
Ni Ts Fiz T
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ni Ts Fiz T filed Critical Ni Ts Fiz T
Priority to SU894753335A priority Critical patent/SU1679625A1/en
Application granted granted Critical
Publication of SU1679625A1 publication Critical patent/SU1679625A1/en

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Изобретение относится к устройствам импульсной техники и может быть испол ьзовано в вычислительной и цифровой контрольно-измерительной аппаратуре для счета и контроля появления заданных кодовых комбинаций. Цель изобретения - расширение функциональных возможностей счетного устройства путем обеспечения подсчета заданных кодовых комбинаций. Счетное устройство содержит счетчик 1, Э-триггер 2, цифровой компаратор 3, входы управления 5, информационные входы 4, тактовый вход 10, элементы И 6 и 7 и элементы ИЛИ 8 и 9. При поступлении кодовых комбинаций на входы 4, совпадающих с заданными на входах 5, и при поступлении тактового импульса на входе 10 обеспечивается счет. При нарушении последовательности тактовых импульсов и кодовых комбинаций обеспечиваются формирование сигнала нарушения на входе 12 и сброс счетчика в исходное состояние. 1 ил.The invention relates to devices of pulse technology and can be used in computing and digital instrumentation to count and control the appearance of given code combinations. The purpose of the invention is to expand the functionality of the counting device by providing the count of the specified code combinations. The counting device contains a counter 1, e-trigger 2, digital comparator 3, control inputs 5, information inputs 4, clock input 10, elements AND 6 and 7, and elements OR 8 and 9. When code combinations arrive at inputs 4 that match the specified the inputs 5, and upon receipt of the clock pulse at the input 10 is provided by the account. In case of violation of the sequence of clock pulses and code combinations, the formation of a violation signal at the input 12 and the reset of the counter to the initial state are provided. 1 il.

1679625 А11679625 A1

/3/ 3

33

16796251679625

4four

Изобретение относится к устройствам импульсной техники и может быть использовано в системах автоматического контроля, управления, в вычислительных устройствах и цифровой измерительной аппаратуре для выполнения функций счета условных состояний.The invention relates to devices of pulse technology and can be used in automatic control systems, control, computing devices and digital measuring equipment to perform the functions of counting conditional states.

Целью изобретения является расширение функциональных возможностей путем обеспечения подсчета заданных кодовых комбинаций.The aim of the invention is to enhance the functionality by ensuring the counting of given code combinations.

На чертеже показана структурная схема счетного устройства.The drawing shows a structural diagram of the counting device.

Счетное устройство содержит счетчик 1, О-триггер 2, цифровой компаратор 3, первая и вторая группы входов которого соединены соответственно с группой 4 информационных входов и группой 5 входов управления. -Устройство также содержит два элемента И 6 и 7 и два элемента ИЛИ 8 и 9, тактовый вход 10 устройства соединен с входом "равно" цифрового компаратора 3, с инверсным динамическим тактовым входом ϋ-триггера 2 и с первым входом первого элемента И 6, второй вход которого соединен с прямым выходом ϋ-триггера 2 и первым входом второго элемента И 7, выход которого соединен с первым входом первого элемента ИЛИ 8, выход которого соединен с входом сброса ϋ-триггера 2, ϋ-вход которого соединен с шиной единичного логического сигнала 11, выход первого элемента И 6 является управляющим выходом 12 устройства и соединен с первым входом второго элемента ИЛИ 9, выход второго элемента ИЛИ 9 соединен с входом сброса счетчика 1, прямой динамический счетный вход которого соединен с выходом "равно” цифрового компаратора 3, который соединен с вторым входом второго элемента И 7;The counting device contains a counter 1, O-flip-flop 2, a digital comparator 3, the first and second groups of inputs of which are connected respectively to a group of 4 information inputs and a group of 5 control inputs. -The device also contains two elements AND 6 and 7 and two elements OR 8 and 9, the clock input 10 of the device is connected to the input "equal to" digital comparator 3, with the inverse dynamic clock input of the ϋ-trigger 2 and the first input of the first element And 6, the second input of which is connected to the direct output of the ϋ-flip-flop 2 and the first input of the second element AND 7, the output of which is connected to the first input of the first element OR 8, the output of which is connected to the reset input of the ϋ-flip-flop 2, the ϋ-input of which is connected to the single logic bus signal 11, the output of the first element And 6 is is controlled by the control output 12 of the device and connected to the first input of the second element OR 9, the output of the second element OR 9 is connected to the reset input of the counter 1, the direct dynamic counting input of which is connected to the output "equal to" digital comparator 3, which is connected to the second input of the second element AND 7;

Устройство работает следующим образом.The device works as follows.

На входы 5 подается код, появление которого должно фиксироваться счетчиком 1 как "событие” на информационных входах 4 при появлении тактовых сигналов на входе 10. По заднему фронту тактового сигнала при совпадении кодов на выходе "равно" компаратора 3 формируется импульс, который считается счетчиком 1. При этом происходит запись единицы в ϋ-триггер 2, а затем сброс этого триггера в нулевое состояние единичным сигналом с прямого выхода, проходящим через элементы И 7 и ИЛИ 8. При этом сигнал на вход сброса и на выходInput 5 is supplied with a code, the occurrence of which should be recorded by counter 1 as an "event" on information inputs 4 when clock signals appear at input 10. On the trailing edge of the clock signal, when the output codes "equal" to comparator 3, a pulse is generated, which is counted as counter 1 In this case, the unit is written to the ϋ-flip-flop 2, and then this trigger is reset to the zero state by a single signal from the direct output passing through the elements AND 7 and OR 8. The signal to the reset input and the output

12 с выхода элемента И 6 не поступает и происходит счет импульсов. Если по какойлибо причине, например из-за нарушения синхронности тактовых импульсов или при появлении тактовых импульсов без выполнения условия совпадения кодов на входах 4 и 5, происходит переключение элемента И 6, и на выход 12 поступает сигнал, свидетельствующий о наличии нарушения во входной последовательности сигналов. При этом автоматически происходит сброс счетчика 1 в нулевое состояние, что позволяет начать счет новой последовательности кодовых комбинаций на входе 4. Начальный сброс можно обеспечить подачей сигнала на вход 13 устройства.12 from the output of the element And 6 does not arrive and there is a counting of pulses. If for some reason, for example, due to a synchronization of clock pulses or when clock pulses appear without satisfying the condition that the codes on inputs 4 and 5 are met, the element 6 is switched, and output 12 receives a signal indicating a violation of the input signal sequence . This automatically resets counter 1 to the zero state, which allows you to start counting a new sequence of code combinations at input 4. The initial reset can be provided by applying a signal to device 13.

Устройство обеспечивает как обычный счет (в случае задания равных постоянных кодов на входах 5 и 4), так и : счет последовательности кодовых комбинаций с контролем, что может быть использовано для оценки правильности работы цифровых устройств.The device provides both a normal counting (in the case of setting equal constant codes on inputs 5 and 4), and: counting a sequence of code combinations with control, which can be used to evaluate the correctness of digital devices.

Claims (1)

Формула изобретенияClaim . Счетное устройство, содержащее счетчик, ϋ-триггер, цифровой компаратор, первая и вторая группы входов которого соединены соответственно с группой информационных входов и группой входов управления, отличающееся тем, что, с целью расширения функциональных возможностей путем обеспечения подсчета задаваемых кодовых комбинаций, в него введены два элемента И и два элемента ИЛИ, тактовый вход устройства соединен с входом "равно" цифрового компаратора, с инверсным динамическим тактовым входом ϋ-триггера и с первым7 входом первого элемента И, второй вход которого соединен с прямым выходом ϋ-триггерз и первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом сброса ϋ-триггера, ϋ-вход которого соединен с шиной единичного логического сигнала, выход первого элемента И является управляющим выходом устройства и соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с входом сброса счетчика, прямой динамический счетный вход которого соединен с выходом "равно" цифрового компаратора, который соединен с вторым входом второго элемента И,. A counting device containing a counter, a flip-flop, a digital comparator, the first and second groups of inputs of which are connected respectively to a group of information inputs and a group of control inputs, characterized in that, in order to extend the functionality by ensuring the calculation of specified code combinations, it is entered two elements AND and two elements OR, the clock input of the device is connected to the input "equal" to the digital comparator, with the inverse dynamic clock input of the три-trigger and the first 7 input of the first element AND, t The rear input of which is connected to the direct output of the ϋ-trigger and the first input of the second element I, the output of which is connected to the first input of the first OR element, the output of which is connected to the reset input of the три-trigger, the input of which is connected to the single logic signal bus, the output of the first element AND is the control output of the device and is connected to the first input of the second element OR, the output of the second element OR is connected to the reset input of the counter, the forward dynamic counting input of which is connected to the output "equal" to the digital comparator, which ry connected to the second input of the second element And,
SU894753335A 1989-10-25 1989-10-25 Counting unit SU1679625A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894753335A SU1679625A1 (en) 1989-10-25 1989-10-25 Counting unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894753335A SU1679625A1 (en) 1989-10-25 1989-10-25 Counting unit

Publications (1)

Publication Number Publication Date
SU1679625A1 true SU1679625A1 (en) 1991-09-23

Family

ID=21476641

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894753335A SU1679625A1 (en) 1989-10-25 1989-10-25 Counting unit

Country Status (1)

Country Link
SU (1) SU1679625A1 (en)

Similar Documents

Publication Publication Date Title
US4379993A (en) Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication
SU1679625A1 (en) Counting unit
SU1150760A1 (en) Device for counting number of pulses
SU1522383A1 (en) Digital pulse generator
SU1679611A1 (en) Clock pulses synchronization unit
US4164712A (en) Continuous counting system
SU1084980A1 (en) Device for converting pulse train to rectangular pulse
SU1115225A1 (en) Code-to-time interval converter
SU1406588A1 (en) Device for input of information from users
SU645152A1 (en) Binary number comparing arrangement
SU1633489A1 (en) Counter with arbitrary odd scale
SU1264324A1 (en) Two-channel pulse discriminator
SU1511853A1 (en) Converter of pulse train into square pulse
SU869052A1 (en) Device for monitoring pulse train
RU2029361C1 (en) Multichannel digital filter
RU1798901C (en) Single-pulse frequency multiplier
SU1275447A2 (en) Device for checking source of sequential pulses
SU1760466A1 (en) Analyzer of voltage change sign
SU1037294A1 (en) Data reading device
SU1208548A1 (en) Information input device
SU1679626A1 (en) Counting unit
SU1503065A1 (en) Single pulse shaper
SU809533A1 (en) Pulse train-to-single square pulse converter
SU1005031A1 (en) Device for comparing numbers
SU1640695A1 (en) Logic signals analyzer