RU1798901C - Single-pulse frequency multiplier - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при реализации на корпусной элементной базе в автоматических устройствах . Устройство содержит два синхронных счетчика, элемент И, элемент ИЛИ, формирователь, блок управлени . Достижение цели обеспечиваетс  за счет совмещени  функций делени  частоты опорного сигнала на одном этапе преобразовани  и пересчета1 кодового эквивалента на другом этапе преобразовани  одним счетчиком вместо двух в прототипе. Повышение надежности обеспечиваетс  введением формировател , импульса нормированной длительности.1 ил.The invention relates to automation and computer technology and can be used when implemented on a housing element base in automatic devices. The device comprises two synchronous counters, an AND element, an OR element, a driver, a control unit. Achieving the goal is achieved by combining the functions of dividing the frequency of the reference signal at one stage of conversion and recalculation1 of the code equivalent at another stage of conversion with one counter instead of two in the prototype. The increase in reliability is provided by the introduction of a shaper, a pulse of normalized duration. 1 ill.

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано, в частности, дл  частотных измерений при реализации устройства на корпусной элементной базе при К 1/бвч, где К- коэффициент умножени  частоты, 5ВЧ - погрешность преобразовани ; в высокочастотной области входного сигнала.The invention relates to the field of automation and computer engineering and can be used, in particular, for frequency measurements when implementing a device on a housing element base at K 1 / bvh, where K is the frequency multiplication factor, 5HF is the conversion error; in the high frequency region of the input signal.

Целью изобретени   вл етс  повышение надедш ти работы за счет устранени  сбойных ситуаций при одновременном упрощении .The aim of the invention is to increase the workload by eliminating malfunctioning situations while simplifying them.

На чертеже изображена схема однотак- тно.го умножител  частоты следовани  импульсов .The drawing shows a diagram of a single-cycle pulse repetition rate multiplier.

Устройство содержит счетчики 1, 2 импульсов , блок 3 управлени , элемент И 4, элемент ИЛИ 5, формирователь 6 коротких импульсов, шину 7 опорного сигнала, шину 8 входного сигнала, шину 9 выходного сигнала , шину 10 логического потенциала, шину 11 пуска.The device comprises counters 1, 2 pulses, a control unit 3, an AND 4 element, an OR 5 element, a short pulse shaper 6, a reference signal bus 7, an input signal bus 8, an output signal bus 9, a logic potential bus 10, a start bus 11.

Выход переноса счетчика 1 импульсов соединен CQ входом переноса счетчика 2 импульсов. Информационные входы счетчика 1. импульсов соединены с разр дными выходами и с информационными входами счетчика 2 импульсов. Входы сброса счетчиков 1, 2 импульсов соединены с первым выходом блока 3 управлени . Счетные входы счетчиков 1, 2 импульсов соединены друг с другом. Первый вход элемента И 4 соединен е входом записи счетчика 2 импульсов и с вторым выходом блока 3 управлени . Выход переноса счетчика 1 импульсов соединен со вторым входом элемента И 4. Вход записи счетчика 1 импульсов соединен с выходом элемента ИЛИ 5, первый вход которого соединен с третьим выходом блока 3 управлени , а второй вход через формирователь 6 коротких импульсов - с выходом элемента И 4. Счетный вход счетчика 1 импульсов соединен с шиной 7 опорного сигнала. Вход записи счетчика 1 импульсов соединен с шиной 9 выходного сигнала. Шина 10 логиелThe transfer output of the counter 1 pulses connected CQ input transfer counter 2 pulses. The information inputs of the pulse counter 1. are connected to the bit outputs and to the information inputs of the pulse counter 2. The reset inputs of the pulse counter 1, 2 are connected to the first output of the control unit 3. The counting inputs of the counters 1, 2 pulses are connected to each other. The first input of AND element 4 is connected to the recording input of the pulse counter 2 and to the second output of the control unit 3. The transfer output of the pulse counter 1 is connected to the second input of the AND element 4. The recording input of the pulse counter 1 is connected to the output of the OR element 5, the first input of which is connected to the third output of the control unit 3, and the second input through the shaper 6 of short pulses is connected to the output of the element AND 4 The counting input of the counter 1 pulses connected to the bus 7 of the reference signal. The recording input of the counter 1 pulses connected to the bus 9 of the output signal. Tire 10 logiel

СWITH

xj О 00 Ю Оxj O 00 U O

ческого потенциала соединена со старшими разр дами информационных входов счетчика 1 импульсов. Второй вход блока 3 управлени  соединен с шиной 11 пуска,potential is connected to the higher bits of the information inputs of the counter 1 pulses. The second input of the control unit 3 is connected to the start bus 11,

Блок 3 управлени  содержит, например, формирователь 12 одиночного импульса и триггер 13,The control unit 3 comprises, for example, a single pulse driver 12 and a trigger 13,

Формирователь 6 коротких импульсов может быть реализован на ждущем мультивибраторе (одновибраторе). Формирователь 12 одиночного импульса может быть выполнен по авт. св. №930631, .... Работа устройства осуществл етс  следующим образом. По поступлении с шины 11 пуска сигнала разрешени  (старт) на первый выход блока 3 управлени  приходит первый нерасщепленный импульс входного сигнала с шины 8 входного сигнала. Импульс с первого выхода блока 3 управлени  устанавливает счетчики 1,2 импульсов в исходное состо ние - нули во всех разр дах (счетчик 1 импульсов может вообще устанавливатьс  и в единичное состо ние во всех разр дах). Кроме того, этот- импульс устанавливает триггер 13 блока 3 управлени  в состо ние логического нул , что обеспечивает через второй выход блока 3 управлени  запрет прохождени  импульсов через элемент И 4 и режим счета импульсов счетчиком 2 импульсов по его входу записи (отсутствие записи кода с его информационных входов). При этом дл  надежной работы входные импульсы должны быть (на шине 8 входного сигнала) синхронны с импульсами на шине 7 опорного сигнала (лучше, чтобы они располагались между последними без перекрыти  фронтов). Сигнал переноса счетчика 1 импульсов не должен иметь паразитных импульсов дешифрации, например используетс  внутри счетчика 1 импульсов стробирование сигналом опорной частоты. Счетчики 1,2 импульсов имеют приоритет по входам сброса относительно прочих их входов. Запись по входу V счетчиков 1, 2 импульсов - потенциального типа. Далее счетчик 1 импульсов считает импульсы с шины 7 опорного сигнала до переполнени  и т.д. Коэффициент пересчета счетчика 1 импульсов определ ет коэффициент умножени  частоты К 2е, где с 2, 3, 4,... Счетчики 1, 2 импульсов - синхронного типа, что существенно дл  обеспечени  больших значений К. Каждое переполнение счетчика 1 импульсов фиксируетс  разрешением по входу переноса счетчика 2 импульсов счета им одного импульса с шины 7 опорного сигнала. Процесс продолжаетс  с линейным увеличением кода счетчика 2 импульсов до второго после пуска импульса на шине 8 входного сигнала, который возвращает триггер 13 блока 3 управлени  в исходное состо ние. Это обеспечивает по второму выходу блока 3 управлени  и соответственно по входу записи счетчика 2Shaper 6 short pulses can be implemented on a standby multivibrator (single vibrator). Shaper 12 single pulse can be performed by ed. St. No. 930631, .... The operation of the device is as follows. Upon receipt of the enable signal from the start bus 11 (start), the first non-split input signal pulse from the input bus 8 comes to the first output of the control unit 3. The pulse from the first output of the control unit 3 sets the counters 1.2 pulses in the initial state - zeros in all bits (the pulse counter 1 can generally be set to a single state in all bits). In addition, this pulse sets the trigger 13 of the control unit 3 to the state of logical zero, which ensures that through the second output of the control unit 3 the passage of pulses through the AND 4 element and the pulse counting mode are counter by 2 pulse counter at its write input (there is no code recording from it information inputs). In this case, for reliable operation, the input pulses must be (on the input signal bus 8) synchronous with the pulses on the reference signal bus 7 (it is better that they are located between the last ones without overlapping edges). The transfer signal of the pulse counter 1 should not have spurious decryption pulses, for example, gating with a reference frequency signal is used inside the pulse counter 1. Counters 1.2 pulses have priority on the reset inputs relative to their other inputs. Recording at the input of V counters 1, 2 pulses - potential type. Further, the counter 1 pulses counts the pulses from the bus 7 of the reference signal to overflow, etc. The conversion factor of the counter 1 pulses determines the frequency multiplication factor K 2e, where c 2, 3, 4, ... The counters 1, 2 pulses are synchronous, which is essential to ensure large values of K. Each overflow of the counter 1 pulses is fixed by the input resolution transferring a counter of 2 pulses of counting one pulse from the bus 7 of the reference signal. The process continues with a linear increase in the code of the counter 2 pulses to the second after the start of the pulse on the input bus 8, which returns the trigger 13 of the control unit 3 to its original state. This provides the second output of the control unit 3 and, accordingly, the input of the counter 2

импульсов его блокировку - хранение полученного кодового эквивалента периода входного сигнала и разрешение прохождени  импульсов переноса счетчика 1 импульсов через элемент И 4. Кроме того, второйpulses its blocking is the storage of the received code equivalent of the input signal period and the permitting the passage of the pulses of the transfer of the counter 1 pulses through the element And 4. In addition, the second

0 импульс с шины 8 входного сигнала с третьего выхода блока 3 управлени  через элемент ИЛИ 5 поступает на вход записи счетчика 1 импульсов. Соответственно в него переписываетс  код из счетчика 2 им5 пульсов, В случае, если разр дность счетчика 1 импульсов больше разр дности счетчика 2 импульсов, в его более старшие разр ды записываетс  код с шины 10 логического потенциала. Количество старших0 pulse from the bus 8 of the input signal from the third output of the control unit 3 through the element OR 5 is fed to the recording input of the counter 1 pulses. Accordingly, the code from the pulse counter 2 of 5 pulses is written into it. If the bit of the pulse counter 1 is greater than the bit of the pulse counter 2, the code from the logical potential bus 10 is written to its higher bits. Number of seniors

0 разр дов счетчика 1 импульсов, подключаемых к шине 10 логического потенциала, определ етс  выражением n logaK - m, где m0 bits of the counter 1 pulses connected to the bus 10 of the logical potential, is determined by the expression n logaK - m, where m

- разр дность второго счетчика 2 импульсов . В частности, счетчик 1 импульсов вычи5 тающего типа и этот потенциал равен 0. Код цифрового эквивалента периода входного сигнала, записанный в счетчик 1 импульсов, считываетс  импульсами с шины 7 опорного сигнала до состо ни  0...0 в разр дах счет0 чика 1 импульсов. При этом сигнал его переполнени  проходит через элемент И 4 на вход запуска формировател  6 коротких импульсов , который вырабатывает импульс нормированной длительности т То, где То- the resolution of the second counter of 2 pulses. In particular, the pulse counter 1 is of a subtracting type and this potential is 0. The code of the digital equivalent of the input signal period recorded in the pulse counter 1 is read out by pulses from the reference signal bus 7 to the state 0 ... 0 in bits of the pulse counter 1 . In this case, the signal of its overflow passes through the element And 4 to the start input of the shaper 6 short pulses, which generates a pulse of normalized duration t That, where To

5 - период сигнала опорной частоты. Этот импульс через элемент ИЛИ 5 поступает н  вход записи счетчика 1 импульсов, в который вновь записываетс  код цифрового эквивалента из счетчика 2 импульсов и т.д.5 - period of the reference frequency signal. This pulse, through the OR element 5, enters the recording input of the pulse counter 1, into which the digital equivalent code from the pulse counter 2 is again recorded, etc.

0 Процесс считывани  цифрового эквивалента продолжаетс  до очередного пуска блока 3 управлени  по шине 11 пуска.0 The process of reading the digital equivalent continues until the next start of the control unit 3 via the start bus 11.

Положительным эффектом  вл етс  повышение надежности за счет формировани A positive effect is increased reliability by forming

Claims (1)

5 импульса нормированной длительности при циклическом считывании цифрового эквивалента , а/также упрощение устройства. Формула изобретени  Однотактный умножитель частоты, со0 держащий первый счетчик импульсов, вход сброса которого соединен с первым выходом блока управлени , первый и второй входы которого соединены с шинами соответственно входной и пуска, второй вы5 ход - с первым входом элемента И, элемент ИЛИ, первый вход которого соединен с третьим выходом блока управлени , выход5 pulses of normalized duration during cyclic reading of the digital equivalent, as well as / simplification of the device. SUMMARY OF THE INVENTION A single-cycle frequency multiplier containing a first pulse counter, the reset input of which is connected to the first output of the control unit, the first and second inputs of which are connected to the input and start buses, respectively, the second output is to the first input of AND element, OR element, first input which is connected to the third output of the control unit, the output - с выходной шиной и с входом записи первого счетчика импульсов, счетный вход которого соединен с шиной опорной частоты,- with the output bus and with the recording input of the first pulse counter, the counting input of which is connected to the reference frequency bus, информационные входы соединены с выходами второго счетчика импульсов, о т л и ч а-. ю щи и с   тем, что, с целью повышени  надежности в работе за счет устранени  обойных ситуаций при одновременном упрощении , в него введен формирователь коротких импульсов, выход которого соединен с вторым входом элемента ИЛИ, вход - с выходом элемента И, первый вход которого соединен с входом записи второго счетчика импульсов , второй вход - с выходом переноса первого счетчика импульсов и с входом переноса второго счетчика импульсов, вход сброса, счетный вход и информационные входы которого соединены соответственно с входом сброса, со счетным входом и с информационными входами счетчика импульсов .information inputs are connected to the outputs of the second pulse counter, about l and h a -. The main reason is that, in order to increase operational reliability by eliminating wallpaper situations while simplifying them, a short pulse shaper is introduced into it, the output of which is connected to the second input of the OR element, the input is to the output of the And element, the first input of which is connected with the recording input of the second pulse counter, the second input with the transfer output of the first pulse counter and with the transfer input of the second pulse counter, reset input, counting input and information inputs of which are connected respectively to the reset input, with the nym input information and pulse counter inputs.