SU1679515A1

SU1679515A1 - Телеметрическа система

Info

Publication number: SU1679515A1
Application number: SU894704990A
Authority: SU
Inventors: Лев Григорьевич Журавин; Евгений Иванович Семенов; Дмитрий Борисович Яблоков
Original assignee: Ленинградский электротехнический институт им.В.И.Ульянова (Ленина)
Priority date: 1989-05-03
Filing date: 1989-05-03
Publication date: 1991-09-23

Abstract

Изобретение относитс к передаче непрерывных сообщений и может примен тьс в системах телеметрии, св зи, телеуправлени и др. Цель изобретени - повышение информативности системы при нестационарности измер емых параметров . Система содержит ортогональные преобразователиУолша ,блок дельта-модул торов, блоки регистров сдвига , блоки мультиплексоров, блоки пам ти, элемент сравнени , арифметические блоки, блоки передачи, линию св зи, блоки приема , инвертор, демультиплексор и блок интеграторов . В многоканальной системе осуществл етс адаптивна дельта-модул ци после группового преобразовани входных сигналов в соответствии с матрицей Уолша (Адамара). 1 ил.

Description

сл

с

Изобретение относитс к телеметрии и может примен тьс дл передачи непрерывных сообщений по проводным каналам, волноводам, радиолини м и т. п.

Цель изобретени - повышение информативности системы при нестационарности измер емых параметров.

На чертеже дана структурна схема предлагаемой системы.

Телеметрическа система содержит первый ортогональный преобразователь Уолша 1, блок дельта-модул торов 2, блок из N регистров 3 сдвига объемом по п бит каждый, первый блок 4 мультиплексоров, первый блок 5 пам ти, элемент 6 сравнени , первый арифметический блок 7, первый блок 8 передачи, линию 9 св зи, первый блок 10 приема, второй блок 11 регистров сдвига, второй блок 12 мультиплексоров, второй блок 13 пам ти, второй арифметический блок 14, инвертор 15, коммутатор 16,

демультиплексор 17, блок 18 интеграторов, второй ортогональный преобразователь Уолша 19, второй блок 20 передачи, линию 21 св зи и второй блок 22 приема.

Телеметрическа система работает следующим образом.

Ортогональный преобразователь 1 производит непрерывное преобразование входных сигналов системы в промежуточные сигналы, причем, если каждый из входных сигналов xi(t) имеет свою и, возможно, нестационарную автокоррел ционную функцию Rxi(t,t), то автокоррел ционные функции каждого из N выходных сигналов блока 1 одинаковы и приблизительно стационарны:

Ryi(t,t1)1 Ј RXI(t,t1)(r)

п при любом J, j - Ш.

Ансамбль сигналов с выходов блока 1 обрабатываетс блоком 2, который кодируО 4

5°

О1

сл

ет приращение каждого сигнала одним битом информации. Эти биты записываютс последовательно в чейки соответствующих регистров сдвига первого блока 3. Блок 4 поочередно подключает (под действием тактовых импульсов) выходы блока 3 регистров сдвига к входам элемента 6 сравнени и первого блока 5 пам ти, причем од(ин бит из п + 1 в каждом коммутирующем канале (текущее состо ние соответствующего дельта- модул тора) подключаетс к одному из двух входов элемента 6 сравнени , а остальные биты (выходы дельта-модул тора на п предыдущих тактах) используютс как адрес выбираемого из блока 5 пам ти слова данных. Это слово подаетс на входы арифметического блока 7 и, кроме того, знаковый разр д слова поступает на второй вход элемента 6 сравнени . При совпадении информации на входах элемента б сравнени он вырабатывает О на выходе, в соответствии с чем блок 8 передачи ничего не посылает в линию 9 св зи, а в арифметическом блоке 7 модуль выбранного слова данных увеличиваетс на единицу.

При несовпадении информации на входах элемента б сравнени выход 1, в соответствии с чем блок 8 передами посылает в линию 9 св зи двоичный сигнал 1 об ошибке предсказани , блок 7 уменьшает на единицу модуль выбранного слова данных, а прм переводе числа через нуль мен ет его знак. После этого слово записываетс по прехшему адресу в блок 5 пам ти и опрос каналов продолжаетс .

Аналогична процедура предсказани реализуетс и в приемной подсистеме. Блок

12мультиплексоров поочередно подключает содержимое регистра сдвига блока 11 к адресным информационным входам блока

13пам ти. Выбранное по этому адресу слово данных поступает в блок 14, и, кроме того, знаковый разр д слова поступает на один вход коммутатора 1 б, а через инвертор

15- на другой вход коммутатора 16. При безошибочном предсказании информаци с выхода блока 10 приема не поступает, знаковый бит слова, считанного из блока 13 пам ти, поступает через коммутатор 16 на демультиплексор 17 и становитс истинным значением демодулированного сигнала в текущем канале, после чего блок 14 прибавл ет единицу к модулю считанного слова и записывает его прежнему адресу в блок 13 пам ти. Пришедший из блока 10 бит (1). означающий ошибку предсказани , вызывает инверсию предсказани приемной подсистемы, подключа на соответствующий вход блока 18 с помощью коммутатора

16и демультиплексора, 17 знаковый разр д

слова из блока 13 пам ти через инвертор 15, после чего арифметический блок 14 вычитает единицу из модул считанного слова, а при переходе числа через нуль мен ет его знак и записывает его по прежнему адресу в блок 13 пам ти.

Блок 17 распредел ет полученные таким образом истинные биты как по каналам блока 18, так и по входам блока 11. Блок 18 восстанавливает промежуточные сигналы Y(t). Повторное преобразование Уолша в блоке 19 восстанавливает исходный ансамбль измерительных сообщений

(t)WwY(t)

Канал обратной св зи, включенный между блоками 18 и 2, предназначен дл компенсации неидеальности реальных интеграторов блока 18 и сбоев в канале св зи. Работает он следующим образом. Через определенные сравнительно большие промежутки времени на корректирующие входы соответствующих каналов блока 2 по каналу

обратной св зи передаютс значени уровней напр жени в каналах на выходах блока 18 (содержащие накопительные погрешно- сти), на последующих тактах своей работы блок 2 приводит к нулю разность значений

на соответствующих выходах блока 18 и входах блока 2, т. е. устран ет погрешности.

Таким образом, в предложенном устройстве реализуетс асинхронна дельта- модул ци дл каждого из входных

измерительных сообщений. При этом формирование , элементов сообщени сопровождаетс посто нной адаптацией в соответствии с изменением статистических свойств измерительных сообщений, что позвол ет достигнуть коэффициента сжати , соответствующего аппроксимирующему полиному значительно более высокой степени , чем степень полинома в синхронном дельта-модул торе.

Claims

Формула изобретени

Телеметрическа система, содержаща на передающей стороне ортогональный преобразователь Уолша, входы которого вл ютс входами системы, выходы соединены с соответствующими первыми входами блока дельта-модул торов, последовательно соединенные блок передачи, линию св зи и блок приема, на приемной стороне - блок интеграторов, выходы которого соединены с соответствующими входами ортогонального преобразовател Уолша и блока передачи, выход которого через линию обратной св зи на передающей стороне подключен к входу блока приема, выходы которого соединены с соответствующими

вторыми входами блока дельта-модул торов , отличающа с тем, что, с целью повышени информативности системы при нестационарности измер емых параметров , в нее на передающей стороне введены блок регистров сдвига, блок мультиплексоров , блок пам ти, элемент сравнени и арифметический блок, выходы блока дельта-модул торов соединены с соответствующими входами блока регистров сдвига соответствующей группы блока мультиплексоров , выход которого подключен к первому входу элемента сравнени , выходы группы блока мультиплексоров соединены с соответствующими информационными входами блока пам ти, управл ющие входы которого подключены к выходам группы арифметического блока, выходы группы блока пам ти соединены с соответствующими входами группы арифметического блока, объединенные входы блока передачи и арифметического блока подключены к выходу элемента сравнени , второй вход элемента сравнени соединен с выходом первого разр да

группы выходов блока пам ти, на приемной стороне введены блок регистров сдвига, блок мультиплексоров, блок пам ти, арифметический блок, инвертор, демультиплексор и коммутатор, выход блока приема подключен к входу арифметического блока и первому входу коммутатора, выходы групп блока регистров сдвига соединены с входами соответствующей группы блока мультиплексоров , выходы группы которого подключены к соответствующим информационным входам блока пам ти, управл ющие входы которого соединены с выходами группы арифметического блока, выходы

группы блока пам ти подключены к соответствующим входам группы арифметического блока, выход последнего разр да группы выходов блока пам ти соединен с вторым входом коммутатора и через инвертор - с

третьим входом коммутатора, выход которого подключен к входу демультиплексора, выходы которого соединены с соответствующими входами блока интеграторов и блока регистров сдвига.

Г