SU1674269A1 - Оперативное запоминающее устройство с исправлением ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  контролепригодных запоминающих устройств со средствами обнаружени  и исправлени  ошибок. Целью изобретени   вл етс  упрощение контрол  устройства. Устройство содержит основной и дополнительный накопители, регистры выходных данных и контрольного кода, блок сравнени , блок исправлени  ошибок, формирователь контрольных разр дов, формирователи входных и выходных сигналов, регистр режима, первый и второй мультиплексоры. Цель изобретени  достигаетс  введением регистра режима и мультиплексоров, обеспечивающих в программном режиме доступ к контрольным разр дам на запись и считывание, а также имитацию ошибок путем раздельной записи в основной и дополнительный накопители. 1 ил.

Description

Изобретение относитс  к цифровой вычислительной технике, а именно к ОЗУ, содержащим средства контрол  достоверности и исправлени  ошибок хранимой информации и предназначенным дл  использовани  в высоконадежных цифровых вычислительных системах.

Целью изобретени   вл етс  упрощение контрол  устройства

На чертеже показана структурна  схема ОЗУ с исправлением ошибок.

ОЗУ с исправлением ошибок содержит формирователи 1 входных и 2 выходных сигналов , основной 3 и дополнительный Л накопители , формирователь 5 контрольного кода, триггер б режима, мультиплексоры 7 и 8, регистр 9 выходных данных, регистр 10

контрольного кода, а также блок 11 сравнени  и блок 12 исправлени  ошибок

ОЗУ работает в нескольких режимах, которые задаютс  состо нием пы/одоь регистра 6 режима. Установка различных состо ний выходов 13-17 регистра б режима осуществл етс  записью в него по информационной магистрали двоичного управл ющего слооа, в котором определенному значению каждого бита соответствует определенное состо ние одного из выходов регистра.

При проверке ОЗУ используютс  только п ть из всех возможных режимов.

В начале работы по магистрали управлени  в ОЗУ подаетс  сигнал инициализации , в результате чего на всех выходах регистра 6 режима устанавливаетс  состо О

ю о

ние логического нул , что соответствует переводу ОЗУ в режим 1.

Первый режим  вл етс  рабочим режимом ОЗУ. На вход запрещени  исправлени  ошибок блока 12 исправлени  ошибок уп- равл ющие входы мультиплексоров 7 и 8, входы запрещени  записи основного и дополнительного 4 накопителей поступают сигналы логического нул , что соответствует разрешению исправлени  ошибки бло- ком 12, передачи информации с выходов формировател  5 мультиплексором 7 и информации с информационных выходов блока 12 мультиплексором 8 и разрешению записи в оба накопител  3 и 4. При записи в первом режиме информаци , поступающа  через формирователь 1 входных сигналов с информационной магистрали, записываетс  в основной накопитель 3, а ее контрольный код, формируемый формиро- вателем 5, записываетс  в дополнительный накопитель 4, поступа  на его информационные входы через мультиплексор 7. При чтении информаци , считываема  из основного накопител  3, через регистр 9 выход- ных данных поступает на информационные входы блока 12 исправлени  ошибок. Одновременно формирователь 5 формирует контрольный код этой информации, который поступает на один из входов блока 11 срав- нени . На другие входы блока 11 сравнени  через регистр 10 контрольного кода поступает контрольный код, считываемый из дополнительного накопител  4. При равенстве указанных кодов на выходе блока 11 срав- нени  кодов формируетс  признак отсутстви  ошибки, который поступает на входы признака ошибки блока 12 исправлени  ошибок.

Информаци , считанна  из основного накопител  3, без изменений передаетс  на выход блока 12, а затем через мультиплексор 8 и формирователь 2 выходных сигналов выдаетс  на информационную магистраль. Одновременно с выхода признака ошибки блока 12 исправлени  ошибок на магистраль управлени  выдаетс  сигнал отсутстви  ошибки.

В случае отличи  кодов, поступающих на входы блока 11 сравнени , последний формирует признак ошибки, поступающий на входы признака ошибки блока 12 исправлени  ошибок. На основании этого признака в блоке 12 происходит исправление этой ошибки в информации, поступающей на ин- формационные входы блока 12, после чего через мультиплексор 8, формирователь 2 выходных сигналов она выдаетс  на информационную магистраль одновременно с сигналом отсутстви  ошибки, поступающим

на магистраль управлени  с управл ющих выходов блока 12, а в случае неисправимой ошибки с выхода блока 12 через мультиплексор 8 и формирователь 2 на информационную магистраль выдаетс  неопределенна  информаци  одновременно с сигналом наличи  неисправимой ошибки , поступающим на магистраль управлени  с выхода признака ошибки блока 12.

Второй режим предназначен дл  проверки основного накопител  3 и регистра 9 выходных данных. Второй режим отличаетс  от первого режима подачей сигнала логической единицы на вход запрещени  исправлени  ошибки устройства блока 12 исправлени  ошибки, что соответствует запрещению исправлени  ошибок блоком 12.

Запись во втором режиме аналогична записи в первом режиме. При чтении информаци , считываема  из основного накопител  3, без изменени  передаетс  через блок 12 исправлени  ошибок, мультиплексор 8 и формирователь 2 выходных сигналов на информационную магистраль. Таким образом, во втором режиме ошибки, возникающие в основном накопителе 3 или регистре 9 выходных данных, обнаруживаютс  блоками, подключенными к тем же магистрал м адреса , управлени  и информационной, что и описываемое ОЗУ, путем сравнени  считываемой из ОЗУ информации с записанной в него ранее.

Поскольку информаци , хранима  в дополнительном накопителе 4. не оказывает вли ни  на считываемую на ОЗУ информацию , состо ние выходов 14 и 17 регистра 6 режима значени  не имеет.

Третий режим предназначен дл  проверки дополнительного накопител  4 и регистра 10 контрольного кода и отличаетс  от первого режима подачей сигналов логической единицы на управл ющие входы мультиплексоров 7 и 8, что соответствует передаче информации мультиплексором 7 с выходов формировател  1 выходных сигналов, а мультиплексором 8 - с выходов регистра 10 контрольного кода.

При записи в третьем режиме информаци , поступающа  через формирователь 1 входных сигналов и мультиплексора 7 с информационной магистрали на информационные входы дополнительного накопител  4, записываетс  в накопитель 4.

При чтении считываема  из дополнительного накопител  4 информаци  через регистр 10 контрольного кода, мультиплексор 8 и формирователь 2 выходных сигналов поступает на информационную магистраль.

Таким образом, в третьем режиме имеетс  возможность проверки дополнительного накопител  4 энапо ично проверь пс новного накопител  3 по втором режим Поскольку информаци , хранима  в накопителе 3. не оказывает вли ние на счнгыв г- мую на ОЗУ информацию, сосго мпр выходов 13 и 16 регисгра 6 режима знзче ни  не имеет.

Четвертый режим предназначен дл  проверки формировател  5 контрольных разр дов при исправных дополнительном накопителе 4 и регистре 10 контрольного кода. Четвертый режим отличаетс  от псового режима подачей сигнал  логической единицы на управл ющий вход му/i., гиплек- сора 8, что соответствует переда ie мультиплексором 8 информации с выходон регистр 10 контрольного кода.

Запись в четвергом режиме аналогична записи в первом режиме. При чтении ин формаци ,считываема  из дополнительно го накопител  А. котора  представл ет собой контрольный код ранее записанной ( ОЗУ информации при условии что запись выполн лась в четвертом режиме, через регистр 10 контрольных разр дов, мультиплексор 8 и формирователь 2 выходныл сигналов передаетс  на ин {юрмационную магистраль.

Таким образом, в четвертом режима имеетс  возможность проверки формировател  5 контрольного код  путем проверки правильности считываемых из ОЗУ контрольных кодов, соответс пующих ранее записанной информации. Поскольку информаци , хранима  в основном накопителе 3, не вли ет на считываемую из ОЗУ информацию, состо ние выходов 13 и 16 регистра б режима значени  не имеет.

П тый режим предназначен дл  проверки блока 11 сравнени  кодов б пока 12 исправлени  ошибок при исправж i/ основном 3 и дополнительном 4 накопител х, а также формирователе 5 контрольного кода и включает в себ  режимы Va и V6. Режим Va отлиоетс  or первого подачей сигнала логической единицы на вход запрещени  записи дополнительного накопител  Л, а режим V6 - подачей сигнала логической единицы на вход запрещени  записи основного накопител  3, что соответствует запрещению записи в накопитель ч (режим Va) и в накопитель 3 (режим V6). Запись в основной накопитель 3 в режиме Va и в дополнительный накопитель 4 в режиме V6 аналогична соответствующим действи м в первом режиме . Отличие от первого режима заключаетс  в том, что при записи в режимах Va и V6 информаци , ранее занесенна  в дополнительный накопитель 4 (дл  режима Va) и основной накопитель 3 (дл  режима V6), сохррчч %тс / , 1 еиие в /а м У 6 аи п гн IHU чтению в первом рох- ип По мсдстл тг-пьное выполнении записи сначала и р- жпмр Va затем и режиме V6 позг тпчет

раздельно записывать ич } прмацч о ц ос ti cm мои накопитель 3, а с от нот i HV- Щий г и контрольный код в дополшме л.чый накопи ге/ Ь V

Таким образом, возможно моделировз0 ние ошибок либо о информации рг н щен- с  п основном н когнпрле , либо в соответствующем ей контрольном коде, хран щемс  в дополнительном накопите- /,.-. -1.

5При чтении как п режиме Va, так и в

режиме V6 пнесенные при записи ошибки исправл ютс  п случае исправных блоков 11 ср пнони  кодов и блок.ч исправлени  ошибок Наличие ошибок р информации,

0 гии ыпл мои в п том режиме из ОЗУ  пл - Cit ч следствием отказов указанных блоков 1 I и 1. Проверка ОЗУ п п том режиме оклю- ччет п себ  проверку исправлени  ошибок в информации, хран щейс  в н.т.отшт&ле 3, и

5 проверку отсутстви  вли ни  ошибки в контрольном коде, хран щемс  п накопителе 4, на достоверность считываемой из ОЗУ пи- Форм.щии.

ОЗУ с исправлением ошибок может

0 бить также испопьзопзно и качество ОЗУ Оз исправлени  ошибок с увеличенным obbt.-мом пам ти за счет истюльзованич до- полнитсльно о накопител  Л дл  хранени  ич мацип, записываемой п ОЗУ по ин5 (J орм,1ЦИОННОИ магистрали П случае одмиа- копии разр дности основного 3 и дополнительного 4 накопителей возможно получ- чие ОЗУ с удвоенным обгемом пам ти

0При этом в каждый момент времени по

пнфоомационной магистрали будет возможен доступ только к одному из накопителей 3, 4, что определ етс  состо нием выходов регистра 6 режима.

5Дл  организации работы 03/ без исправлени  ошибок с увеличенным объемом пам ти используютс  два режима. Шестой режим предназначен дл  организации доступа по информационной мз истрали к ос0 новному накопителю 3. Шестой режим отличаетс  от первого режима подачей сигналов логической единицы нз н/од запрещен и ч исправлени  ошибок блока 12 исправлени  ошибок и вход запрещени  за5 писи дополнительного накопител  4, чюсо- отпстствует запрещению исправлени  ошибок блоком 12 и запрещению записи в дополнительный накопитель 4.

При записи в ОЗУ информаци  с информационной магистрали записываетс  в основной накопитель 3 так же, как и в первом режиме, Чтение ОЗУ в шестом режиме аналогично чтению во втором режиме.

Таким образом, ОЗУ работает в шестом режиме, как ОЗУ без исправлени  ошибок с основным накопителем 3. Информаци , хранима  в дополнительном накопителе А, при этом не разрушаетс . Поскольку запись в дополнительный накопитель 4 отсутствует , состо ние выхода 14 регистра 6 режима значени  не имеет.

Седьмой режим предназначен дл  организации доступа по информационной магистрали кдополнительному накопителю4. По сравнению с первым режимом седьмой режим отличаетс  подачей сигналов логической единицы на управл ющие входы мультиплексоров 7,8, а также на вход запрещени  записи основного накопител  3, что соответствует разрешению передачи информации мультиплексором 7 с выходов формировател  1 входных сигналов, а мультиплексором 8 - с выходов регистра 10 контрольных разр дов и запрещению записи в основной накопитель 3. Запись в ОЗУ в седьмом режиме аналогична записи в третьем режиме. Отличие от третьего режима заключаетс  в об зательном запрещении записи в основной накопитель 3.

Таким образом, в седьмом режиме ОЗУ работает, как ОЗУ без исправлени  ошибок с дополнительным накопителем 4. Информаци , хранима  а основном накопителе 3, при этом не разрушаетс .

Поскольку информаци , хранима  в основном накопителе 3, не вли ет на считываемую из ОЗУ информацию, состо ние выхода 13 регистра 6 режима значени  не имеет.

Введением мультиплексоров и управлени  раздельной записью в накопители, а также возможности запрещени  исправлени  ошибок в устройстве достигаетс  возможность доступа к содержимому обоих накопителей, а следовательно, проверки их исправности методами проверки ОЗУ без исправлени  ошибки, а также проверки исправности цепей исправлени  ошибок, что обеспечивает возможность достоверно установить факт отказа и локализовать его с точностью до узла. Тем самым увеличиваетс  ремонтопригодность устройства, Достоверное диагностирование позвол ет вы вл ть отказы во всех узлах ОЗУ и, таким образом, отличать состо ние неисправности устройства от состо ни  работоспособности .

Использование в работе только исправных ОЗУ дает возможность считать их отказоустойчивость равной расчетной дл  исправных устройств, котора  выше, чем работоспособность устройств.

Claims (1)

1. Формула изобретени 

   Оперативное запоминающее устройство с исправлением ошибок, содержащее основной и дополнительный накопители, адресные входы и входы записи-считывани  которых  вл ютс  одноименными входами

   устройства, а выходы соединены с входами соответственно регистра выходных данных и регистра контрольного кода, выходы которых подключены к входам первой группы соответственно блока исправлени  ошибок

   и блока сравнени , информационные входы основного накопител  соединены с выходами регистра выходных данных, с входами формировател  контрольного кода и с выходами формирователей входных сигналов, входы

   которых подключены к выходам формирователей выходныхсигналов и  вл ютс  информационнымивходами-выходами устройства, входы второй группы блока исправлени  ошибок соединены с выходами

   блока сравнени , входы второй группы которого подключены к выходам формировател  контрольного кода, а выход признака ошибки блока исправлени  ошибок  вл етс  выходом признака ошибки устройства,

   отличающеес  тем, что, с целью повышени  надежности устройства, в него введены регистр режима, первый и второй мультиплексоры, причем входы выборки и информационные входы регистра режима

   подключены соответственно к одним из адресных входов устройства и к выходам формирователей входных сигналов, выходы регистра режима с первого по п тый соединены соответственно с управл ющими входами блока исправлени  ошибок первого и второго мультиплексоров и с входами запрещени  записи основного и дополнительного накопителей, информационные входы первой и второй групп первого мультиплексора подключены соответственно к выходам формировател  контрольного кода и к одним из выходов формирователей входных сигналов, выходы первого мультиплексора соединены с информационными входами

   дополнительного накопител , информационные входы первой и второй групп второго мультиплексора подключены соответственно к выходам группы блока исправлени  ошибок и к выходам регистра контрольного

   кода, выходы второго мультиплексора соединены с входами формирователей выходных сигналов, синхровход регистра режима соединен с входом записи-считывани  устройства .