SU1660152A1 - Device for contact bounce elimination - Google Patents

Description

Изобретение может быть использовано для устранения дребезга контактов. Цель изобретения - расширение функциональ2The invention can be used to eliminate contact bounce. The purpose of the invention is the expansion of the functional2

ных возможностей достигается в результате введения в устройство первого и второго элементов И 6 и 7, второго счетчика 2, инвертора 9, элемента И-НЕ 8, первого и второго Р5-триггераЗ и 4, элемента ИЛИ 10, что позволило получить выходной импульсный сигнал фиксированной длительности (относительно первых импульсов дребезга "Нажатия" и "Отжатия" входного сигнала). Устройство содержит также первый счетчик 1, ГК-триггер 5, генератор 12 импульсов, входную 11 и выходную 13 линию. Устройство содержит выходную шину "Сброс" 14, соединенную с соответствующими входами "Сброс" элементов 1, 3-5 и 10. 2 ил.capabilities are achieved by introducing into the device the first and second elements AND 6 and 7, the second counter 2, the inverter 9, the element AND-HE 8, the first and second P5-trigger3 and 4, the element OR 10, which made it possible to obtain an output pulse signal fixed duration (relative to the first pulses of bounce "Pressing" and "Pressing" of the input signal). The device also contains the first counter 1, GK-trigger 5, the generator 12 pulses, input 11 and output 13 line. The device contains an output bus "Reset" 14 connected to the corresponding inputs "Reset" of elements 1, 3-5 and 10. 2 Il.

Изобретение относится к импульсной технике в частности к устройствам для устранения ложных срабатываний логических элементов при переходных процессах коммутации механических ключей (дребезга контактов) и может быть использовано в радиоэлектронике, приборостроении и вычислительной технике.The invention relates to a pulse technique, in particular, to devices for eliminating the false positives of logic elements during transients switching mechanical keys (contact bounce) and can be used in radio electronics, instrument engineering and computing.

Целью изобретения является расширение функциональных возможностей путем формирования выходного сигнала с заданной длительностью, а также с учетом момента прихода первого импульса дребезга при "написании" и "отжатии" входного сигнала.The aim of the invention is to expand the functionality by generating an output signal with a given duration, as well as taking into account the moment of arrival of the first bounce pulse when "writing" and "unwinding" the input signal.

На фиг.1 представлена блок-схема устройства: на фиг.2 - временные диаграммы напряжений, где 12 - тактовые импульсы генератора, 11 - входная шина, 13 - выходная шина.Figure 1 presents the block diagram of the device: figure 2 - time diagrams of voltages, where 12 is the generator clock, 11 is the input bus, 13 is the output bus.

Устройство содержит первый и второй счетчики 1 и 2 импульсов соответственно, первый и второй КЗ-триггеры 3 и 4 соответственно, 1К-триггер 5, первый и второй элементы И 6 и 7, элемент И-НЕ 8, инвертор 9, элемент ИЛИ 10, входную шину 11, шину "Сброс" 14, генератор 12 импульсов, выходную шину 14, при этом входная шина 11 соединена с входом инвертора 9, первым входом элемента И-НЕ 8, первым входом элемента ИЛИ 10, выход инвертора 9 соединен с входом первого КЗ-триггера 3, выход которого соединен с первым входом первого элемента И 6, выход которого соединен со счетным входом первого двоичного счетчика 1, выход которого соединен с вторым входом элемента И-НЕ 8, соединенного своим выходом со счетным входом ΙΚтриггера 5, входом второго КЗ-триггера 4 и вторым входом элемента И 6.The device contains the first and second counters 1 and 2 pulses, respectively, the first and second short-circuit triggers 3 and 4, respectively, 1K-trigger 5, the first and second elements AND 6 and 7, the element AND-HE 8, the inverter 9, the element OR 10, input bus 11, bus "Reset" 14, pulse generator 12, output bus 14, while the input bus 11 is connected to the input of the inverter 9, the first input of the element IS-HE 8, the first input of the element OR 10, the output of the inverter 9 is connected to the input of the first KZ-trigger 3, the output of which is connected to the first input of the first element And 6, the output of which is connected to the counting input house 1 of the first binary counter whose output is connected to the second input of AND-NO element 8, connected with its output counting input ΙΚtriggera 5, input of the second RS-flip-flop 4 and the second input of AND gate 6.

Выход триггера 5 соединен с первым входом второго элемента И 7, соединенного своим выходом со счетным входом второго двоичного счетчика 2. вход разрешения счета которого соединен с выходом элемента ИЛИ 10, выход второго двоичного счетчика 2 соединен с шиной сброса 14 с вторымThe output of the trigger 5 is connected to the first input of the second element AND 7, connected by its output to the counting input of the second binary counter 2. The input resolution of which is connected to the output of the element OR 10, the output of the second binary counter 2 is connected to the reset bus 14 with the second

1660152 А11660152 A1

16601521660152

входом элемента ИЛИ 10, вторым входом первого КЗ-триггера 3, вторым входом второго КЗ-триггера 4, вторым входом ΙΚтриггера 5, а также вторым входом первого двоичного счетчика 1, кроме того, выход генератора 12 тактовых импульсов соединены с третьим входом первого элемента Иби вторым входом второго элемента И 7,the input element OR 10, the second input of the first KZ-trigger 3, the second input of the second KZ-trigger 4, the second input of Trigger 5, as well as the second input of the first binary counter 1, in addition, the generator output 12 clock pulses connected to the third input of the first Ibi element the second input of the second element And 7,

Устройство функционирует следующим образом. Входной сигнал от коммутирующего устройства поступает одновременно, на элемент И 8, инвертор 9 и элемент ИЛИ 10.The device operates as follows. The input signal from the switching device is supplied simultaneously to the element AND 8, the inverter 9 and the element OR 10.

На выходах инвертора 9 и элемента ИЛИ 10 устанавливается логический "0". Логический "0" с инвертора 9 устанавливает на выходе первого КЗ-триггера 3 логическую единицу, а логический ”0" с элемента ИЛИ 10 запирает счетный вход счетчика 20 приводя его в исходное состояние.The outputs of the inverter 9 and the element OR 10 is set to a logical "0". A logical "0" from the inverter 9 sets a logical one at the output of the first short-circuit trigger 3, and a logical "0" from the OR 10 element locks the counting input of the counter 20, bringing it to its initial state.

С выхода первого КЗ-триггера 3 ло гическая единица поступает на первый элемент И 6, где при совпадении высоких уровней тактовых импульсов с логической единицы первого КЗ-триггера 3 будет меняться выходной сигнал элемента И 6 с логического "0" на логическую ”Г' с частотой тактовых импульсов. Запускается счетчик 1 импульсов, который, отсчитав интервал времени Ϊ1 - 1з(фит.2), выдает сигнал логической "1" на второй вход элемента И-НЕ 8. При наличии высокого уровня на входной шине 11 происходит совпадение уровней и на выходе элемента И-НЕ 8 устанавливается логический "0", который запирает первый элемент Иби поступление тактовых импульсов на счетчик 1 импульсов прекращается, одновременно на выходе второго КЗ-триггера 4 устанавливается логическая "1" и подготавливается к работе ГК-триггер 5.From the output of the first KZ-flip-flop 3, the logical unit goes to the first element 6, where if the high levels of clock pulses coincide from the logical unit of the first 3-flip-flop 3, the output signal of the 6th element from the logical "0" to the logical "G" clock frequency. The pulse counter 1 starts, which, counting the time interval Ϊ1 - 1h (fit.2), generates a logical "1" signal to the second input of the NAND 8. If there is a high level on the input bus 11, the levels coincide and the output of the AND - NO 8 sets the logical "0", which locks the first Ibi element, the arrival of clock pulses at the counter 1 pulses is stopped, at the same time the logical "1" is set at the output of the second CK-trigger 4 and the GK-trigger 5 is prepared for operation.

По заднему фронту входного сигнала 11. на выходе элемента И-НЕ 8 устанавливается логическая "Г и на выходе 1К-триггера 5 устанавливается логическая "1", которая при совпадении высоких уровней тактовых импульсов образует сигнал, поступающий на счетный вход счетчика 2 импульсов. Отсутствие входного сигнала на входной шине 11 снимает блокировку и счетчик 2 импульсов отсчитывает интервал времени 1е V (фиг.2). После чего на шине 14 формируется сигнал "сброс", который приводит устройство в исходное состояние.On the trailing edge of the input signal 11. at the output of the element IS-NOT 8 a logical "G" is set and at the output of the 1K-flip-flop 5 a logical "1" is set, which, when high levels of clock pulses coincide, forms a signal arriving at the counting input of the counter 2 pulses. the input signal on the input bus 11 removes the blocking and the pulse counter 2 counts the time interval 1e V (figure 2). After that, the bus 14 generates a "reset" signal, which brings the device to its original state.

Предложенное устройство позволяет получить импульсы заданной длительности, причем, изменяя коэффициенты деления счетчиков 1 и 2, возможно получение выходного импульса, совпадающего по длительности с входным воздействием, а также имеющего фиксированную длительность либо больше, либо меньше длительности входного воздействия, причем начало и окончание выходного импульса можно устанавливать относительно импульсов дре'безга "нажатия" и "отжатия" а широком интервале времени.The proposed device allows you to receive pulses of a given duration, and by changing the division coefficients of counters 1 and 2, it is possible to obtain an output pulse that coincides in duration with the input effect, as well as having a fixed duration either more or less than the duration of the input effect, and the beginning and end of the output pulse can be set with respect to the pulses of "pressing" and "squeezing" in a wide time interval.

Claims (1)

ФормулаизобретенияClaim Устройство для устранения дребезга контактов, содержащее первый двоичный счетчик, триггер, генератор тактовых импульсов, а также входную и выходную шины; о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей путем обеспечения формирования выходных сигналов заданной длительности, в него введены второй двоичный счетчик, первый и второй КЗ-триггеры, первый и второй элементы И, элемент И-НЕ, инвертор, причем триггер выполнен в виде ΙΚ-триггера, а входная шина устройства соединена с входом инвертора, первым входом элемента И-НЕ, первым входом элемента ИЛИ, а выход инвертора соединен с первым входом первого КЗ-триггера, выход которого соединен с первым входом первого элемента И, подключенного своим выходом к счетному входу первого двоичного счетчика, выход которого соединен с вторым входом элемента И-НЕ, подключенного своим выходом со счетным входом ΙΚ-триггера, входом второго КЗ-триггера и вторым входом элемента И, а выход ΙΚ-триггера соединен с первым входом второго элемента И, подключенного своим выходом к счетному входу второго двоичного счетчи ка, вход разрешения счета кото- . рого соединен с выходом элемента ИЛИ, выход второго двоичного счетчика соединен с шиной сброса, с вторым входом элемента ИЛИ, вторым входом первого КЗ-триггера, вторым входом второго КЗ-триггера, вторым входом ΙΚ-триггера, а также вторым входом первого двоичного счетчика, кроме того, выход генератора тактовых импульсов соединен с третьим входом первого элемента и вторым входом второго элемента И.A device for eliminating contact bounce, containing the first binary counter, trigger, clock generator, as well as input and output buses; This is due to the fact that, in order to extend the functionality by ensuring the formation of output signals of a predetermined duration, a second binary counter, first and second short-circuits, first and second elements And, element are entered into it NAND, an inverter, the trigger is designed as a ΙΚ-trigger, and the device input bus is connected to the input of the inverter, the first input of the NAND element, the first input of the OR element, and the output of the inverter is connected to the first input of the first KZ-trigger, whose output connected to the first input of the first element a AND connected by its output to the counting input of the first binary counter, the output of which is connected to the second input of the NAND element, connected by its output to the counting input of the три-trigger, the input of the second short-trigger and the second input of the I element, and the output of the три-trigger connected to the first input of the second element I, connected by its output to the counting input of the second binary counter, the input of the account resolution of which. connected to the output of the OR element, the output of the second binary counter is connected to the reset bus, with the second input of the OR element, the second input of the first KZ-trigger, the second input of the second KZ-trigger, the second input of the ΙΚ-trigger, and the second input of the first binary counter, in addition, the output of the clock pulse generator is connected to the third input of the first element and the second input of the second element I. 16601521660152 1212 7373 11eleven гШ— Сб ГШ— Sat Сб Sat 4 и four and чтн chtn —— —— Ш Сб_~ ^ϋ ОW Sat ~ ^ϋ About сб Sat 0 0 Фиг. 7FIG. 7 7474 СбросReset 76"76 "