SU1659710A1 - Устройство дл регистрации цифровой информации - Google Patents

Abstract

Изобретение может быть использовано дл  графической регистрации цифровой информации . Цель изобретени  - снижение погрешности регистрации цифровой информации . Цель достигаетс  за счет использовани  максимально возможного числа градаций  ркости носител  записи информации при согласованном числе градаций  ркости носител  записи информации и минимальном числе разр дности цифрового кода входной информации за счет коррекции нелинейности зависимости оптической плотности носител  записи информации от длительности импульса записи. В устройство , содержащее пишущий элемент 1, ключ 2 и делитель 6 частоты, введены дешифратор 4, регистр 7 сдвига, три триггера 8 - 10, инверторы 11, 12. 1 ил. W Ј

Description

о ел о

vj О

Изобретение относитс  к регистрации информации, а именно к устройствам дл  регистрации цифровой информации.

Целью изобретени   вл етс  снижение погрешности регистрации цифровой информации .

На чертеже приведена структурна  схема предлагаемого устройства дл  регистрации цифровой информации.

Устройство дл  регистрации цифровой информации содержит последовательно соединенные пишущий элемент 1 и ключ 2, входную шину 3 информации, подключенную к входам дешифратора 4, входную шину 5 синхронизации, подсоединенную к входу делител  6 частоты. Кроме того, устройство дл  регистрации цифровой информации содержит регистр 7 сдвига, подключенный ин- формационными входами к выходам дешифратора 4, синхронизирующим входом - к входной шине 5 синхронизации, первый, второй и третий триггеры 8-10, первый 11 и второй 12 инверторы. Входна  шина 5 синхронизации подключена через первый инвертор 11 к первому входу третьего триггера 10, подсоединенного вторым входом к выходу второго триггера 9 и к управл ющему входу регистра 7 сдвига. Регистр 7 сдвига соединен входом установки через второй инвертор 12 с первым входом второго триггера 8, с входом ключа 2 и с выходом первого триггера 8, подключенного первым входом к выходу регистра 7 сдвига . Первый триггер 8 подсоединен вторым входом к выходу делител  6 частоты и третьим входом к дополнительному выходу дешифратора 4. Второй триггер 9 подключен вторым входом к выходу третьего триггера 10.

Устройство дл  регистрации цифройой информации работает следующим образом.

На вход дешифратора 4 поступает трехразр дный цифровой код, подлежащий регистрации . Дешифратор 4 преобразует его в соответствующий дес тичный код, и сигнал с одного из выходов дешифратора 4 поступает на информационный вход регистра 7 сдвига.

Делитель 6 частоты, на вход которого поступает сигнал опорной частоты, формирует тактовый сигнал с частотой считывани  информации, положительным перепадом которого запускаетс  первый триггер 8. Регистр 7 сдвига переводитс  в режим парал- лельной записи входной информации, информаци  с выходов дешифратора 4 переписываетс  в него. После записи информации регистр 7 сдвига переводитс  в режим сдвига импульсов. На каждый импульс опорной частоты, поступающий на

синхронизирующий вход регистра 7 сдвига, информаци  сдвигаетс  на одну  чейку вправо до тех пор, пока сигнал не по витс  на выходе регистра 7 сдвига. Первый тригrep 8 возвращаетс  в исходное состо ние, сигнал с его выхода устанавливает в исходное состо ние регистр 7 сдвига. При этом на входе первого триггера 8 формируетс  имг пульс записи длительностью, котора  соот0 ветствует цифровому коду входной информации. Сформированный на выходе первого триггера 8 импульс открывает ключ 2 на врем , равное длительности импульса записи. Каждому из значений цифрового ко5 да входной информации соответствует определенна  градаци   ркости (оптической плотности) носител  записи , а дл  каждой из градаций  ркости (оптической плотности} носител  записи по кривой зависимости оп0 тической плотности носител  записи от длительности импульса записи при посто нном токе записи определ етс  соответствующа  этой градации  ркости .длительность импульса записи, т.е. градаци м  ркости соот5 ветствуют длительности импульсов. Длительность импульса записи выбираетс  кратной периоду опорной частоты. Минимальна  длительность импульса записи выбираетс  соответствующей оптической

0 плотности первой градации  ркости носител  записи.

В делителе б частоты опорна  частота делитс  в требуемое число раз, и на выходе делител  6 частоты формируютс  импульсы.

5 По переднему фронту тактового импульса с выхода делител  6 частоты происходит срабатывание первого триггера 8. По переднему фронту импульса с выхода первого триггера 8 переключаетс  второй триггер 9,

0 сигнал с выхода которого перебрасывает в третий триггер 10. Обратный переброс триггера 10 осуществл етс  передним фронтом импульса опорной частоты, поступающей с клеммы 5 через инвертор 11. Сигнал с выхо5 да триггера 10 устанавливает триггер 9 в исходное состо ние, и на выходе триггера 9 формируетс  импульс, который поступает на вход P/S регистра 7 и переключает регистр 7 в режим параллельной записи вход0 ной информации, По переднему фронту первого импульса опорной частоты (импульс О), поступившему во врем  действи  сигнала, сформированного триггером 9, происходит перепись информации со входов Ot fj On в  чейки регистра 7, причем, с

одного из выходов дешифратора 4, если входной код 0, записываетс  в  чейку регистра 7 Т, а по остальным входам регист- , ра 7 записываетс  О., Если код входной

информации равен 0. то с выхода дешифратора 4 на котором дешифрируетс  нулевое значение кода входной информации, на вход установки триггера 8 поступает сигнал, блокирующий триггер 8, и триггер 8 перестает реагировать на сигналы, поступающие на его информационные входы. С окончанием на входе P/S регистра 7 импульса с выхода триггера 9 регистр 7 переключаетс  уровнем О в режим сдвига импульсов. По переднему фронту импульсов опорной частоты (импульсы 1, 2 и т.д.) происходит сдвиг информации в регистре 7 до по влени  сигнала на выходе регистра 7. Сигнал с выхода п регистра 7 поступает на второй вход триггера 8 и возвращает его в исходное состо ние. Задним фронтом импульса с выхода триггера 8 производитс  (через инвертор 12У.установка регистра 7 по входу R в исходное состо ние.

Claims (1)

1. Формула изобретени  Устройство дл  регистрации цифровой информации, содержащее последовательно соединенные пишущий элемент и. ключ,

   0

   5

   0

   5

   входную шину информации, входную шину синхронизации, подключенную к входу делител  частоты, отличающеес  тем, что. с целью снижени  погрешности регистрации цифровой информации, в него введены последовательно соединенные по информационным шинам дешифратор, подключенный входом к входной шине информации , регистр сдвига, три триггера, два инвертора, причем регистр сдвига подключен синхронизирующим входом к входной шине синхронизации и через первый инвертор к первому входу третьего триггера, входом установки через второй инвертор к соединенным между собой входу ключа, первому входу второго триггера и выходу первого триггера, управл ющим входом к выходу второго триггера и второму входу третьего триггера и выходом к первому входу первого триггера, подсоединенного вторым входом к выходу делител  частоты и третьим входом к дополнительному выходу дешифратора, а третий триггер соединен с выходом с вторым входом второго триггера.