SU1644136A1 - Product sum calculator - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и предназначено 1 11 дл  применени  в системах сбора и обработки акустических и речевых сигналов. Цель изобретени  - уменьшение объема оборудовани . Дл  этого в устройство, содержащее блок 1 регистров сдвига, блок 2 пам ти,сумматор 4 и регистр-накопитель 5,введены блок 6 пам ти и сумматор 3.Предложенное техническое решение становитс  эффективным в том случае,когда величина аппаратурных затрат на реализацию дополнительных сумматора 3 и блока 6 пам ти меньше половины объема затрат на реализацию основного накопител  дл  таблицы объемом 2 слов, где N - число коэффициен- тов. Эффект достигаетс  при N 6, а начина  с N 8 сокращение объема аппаратурных затрат определ етс  зависимостью 2fN No , где Н0 6. 2 ил.The invention is related to computing and is intended111 for use in systems for collecting and processing acoustic and speech signals. The purpose of the invention is to reduce the amount of equipment. To do this, a block 6, a memory, and an adder 3 are inserted into the device containing block 1 of the shift registers, block 2 of memory, adder 4 and register-accumulator 5. The proposed technical solution becomes effective when the hardware cost of implementing the additional adder 3 and memory block 6 is less than half the cost of implementing the main storage device for a table of 2 words, where N is the number of coefficients. The effect is achieved at N 6, and starting from N 8 the reduction in hardware costs is determined by the dependence 2fN No, where H0 6. 2 Il.

Description

10ten

У 4ь4

33

С# СC # C

7777

Фиг.11

;/ ; /

Изобретение относитс  к вычислительной технике и предназначено дл  применени  в системах сбора и обработки акустических и речевых сигналов .The invention relates to computing and is intended for use in systems for collecting and processing acoustic and speech signals.

Цель изобретени  - уменьшение объема оборудовани  устройства (за счет уменьшени  емкости ЗУ дл  хранени  таблиц частичных произведений).The purpose of the invention is to reduce the amount of equipment of the device (by reducing the storage capacity of the tables of partial works).

На фиг.1 представлена структурна  схема устройства; на фиг,2 - временна  диаграмма его работы.Figure 1 shows the structural diagram of the device; FIG. 2 is a time chart of his work.

Устройство содержит блок 1 регистров сдвига, блок 2 пам ти (частичных произведений), сумматоры 3, 4, регистр-накопитель 5, блок 6 пам ти, управл ющие шины (входы) 7-10 запись , сдвиг, запись в регистр- накопитель, сброс, входные шины U множимых, выходную шину 12 результата .The device contains a block of 1 shift registers, a block of 2 memory (partial products), adders 3, 4, register-drive 5, block 6 of memory, control buses (inputs) 7-10 write, shift, write to register-drive, reset, input bus U multiplied, output bus 12 result.

Устройство осуществл ет операцию КThe device performs an operation K

2ralxi гДе х| переменные; а 2ralxi gDe x | variables; but

коэффициенты; ,coefficients; ,

Работа устройства дл  N 10 и разр дности х-, равной 16, происходит следующим образом.The operation of the device for N 10 and the x-size of 16 is as follows.

Операци  осуществл етс  таблично- алгоритмическим способом.The operation is carried out in a tabular and algorithmic manner.

В первый блок пам ти (512х16р) записаны частичные произведени .Причем в каждую  чейку с адресом tf{, ...,0( р, где , 0,1, записываетс  число 4 tf, a,+...+ .Partial products are written into the first memory block (512x16p). In each cell with the address tf {, ..., 0 (p, where, 0.1, the number 4 tf, a, + ... + is written).

Во второй блок пам ти (2x16р) записаны числа 0 и а 10 .The second block of memory (2x16p) contains the numbers 0 and a 10.

В первом такте подаетс  импульс на входы 7 и 10. Производитс  запись чисел х1, хг... х 1Q в регистры блока 1 и сброс содержимого регистра-накопител . В следующей серии из шестнадцати тактов подаютс  им- пульсы на входы 8,9 и осуществл етс  ЮIn the first clock cycle, a pulse is applied to inputs 7 and 10. The numbers x1, xg ... x 1Q are written to the registers of block 1 and the contents of the register-drive are reset. In the next series of sixteen clocks, pulses are fed to inputs 8.9 and carried out

вычислениеcalculation

ТЕ THOSE

Д ;х;.D; x;

После первого такта из шестнадцати тактовой серии на выходе блокаAfter the first clock of sixteen clock series at the output of the block

2 устанавливаетс  число, наход щеес  в  чейке с адресом Ј х 1.. . ,х , где Xj - младшие (16-е) разр ды чисел х...х. На выходе блока 6 ус-, танавливаетс  число 0 или а ю в зависимости от величины х . а выходе сумматора 3 образуетс  число ю2 sets the number in the cell with the address Ј x 1 ... , x, where Xj - the younger (16th) bits of the numbers x ... x. At the output of block 6, the number 0 or a nd is suspended, depending on the value of x. the output of the adder 3 is formed by the number th

Г,G,

«)")

ajx .. По приходе второгоajx .. upon the arrival of the second

импульса на вход 3 происходит сдвиг на один разр д вправо информации в регистрах блока 1. На выходе сумма5 тора образуетс  число Г а-х. ,the pulse to the input 3 is shifted by one bit to the right of the information in the registers of block 1. At the output of the sum of the torus, the number Г а-х is formed. ,

& 1  & one

ч - 1h - 1

(J) (J)

где х - 15-е разр ды чисел х. Наwhere x is the 15th digit of x. On

выходе регистра-накопител  5 образуетс  сумма f, + . 0 В последнем (17-м) такте вычисл етс  и записываетс  в регистр-нако- юThe output of drive register 5 is the sum of f, +. 0 In the last (17th) clock cycle, it is computed and written to the register register.

питель 5 числоbullet 5 number

1one

а.х ..ah ..

Форм ула изобретени Ula Invention Form

Устройство дл  вычислени  сумм произведений, содержащее блок регистров сдвига, первый блок пам ти,первый сумматор, регистр-накопитель, причем входы блока регистров сдвига соединены с входами устройства, а все выходы, кроме одного соединены с соответствующими разр дами адресного входа первого блока пам ти, выход первого сумматора соединен с входом регистра-накопител , выход регистра-накопител  соединен с выходом устройства и со сдвигом на один разр д вправо - с первым входом первого сумматора, отличающеес  тем, что, с целью уменьшени  объема оборудовани , в него введены второй сумматор и второй блок пам ти,адресньй вход которого соединен с последним выходом блока регистров сдвига, а выход - с первым входом второго сумматора, второй вход которого соединен с выходом первого блока пам ти, а выход - с вторым входом первогоA device for calculating work sums containing a block of shift registers, a first memory block, a first adder, a drive register, the inputs of the shift register block being connected to the device inputs, and all but one of the outputs are connected to the corresponding bits of the address input of the first memory block , the output of the first adder is connected to the input of the register-accumulator, the output of the register-accumulator is connected to the output of the device and is shifted by one bit to the right with the first input of the first adder, characterized in that, in order to reduce the equipment volume, the second adder and the second memory block are entered into it, the address input of which is connected to the last output of the shift register block, and the output - to the first input of the second adder, the second input of which is connected to the output of the first memory block, and the output to the second the entrance of the first

сумматора.adder.

fix. | 7.10fix. | 7.10

flfl

fix. 8.9fix. 8.9

ППППSTI

HH

Фде.2Feed 2

Claims (1)

Форм'у ла изобретенияClaim Устройство для вычисления сумм произведений, содержащее блок регистров сдвига, первый блок памяти,первый сумматор, регистр-накопитель, причем входы блока регистров сдвига соединены с входами устройства, а все выходы, кроме одного^соединены с соответствующими разрядами адресного входа первого блока памяти, выход первого сумматора соединен с входом регистра-накопителя, выход регистра-накопителя соединен с выходом устройства и со сдвигом на один разряд вправо - с первым входом первого сумматора, отличающееся тем, что, с целью уменьшения объема оборудования, в него введены второй сумматор и второй блок памяти,адресный вход которого соединен с последним выходом блока регистров .сдвига, а выход - с первым входом второго сумматора, второй вход которого соединен с выходом первого блока памяти, а выход - с, вторым входом первого сумматора.A device for calculating the sums of works containing a block of shift registers, a first memory block, a first adder, a storage register, the inputs of the block of shift registers being connected to the inputs of the device, and all outputs except one ^ connected to the corresponding bits of the address input of the first memory block, output the first adder is connected to the input of the register-drive, the output of the register-drive is connected to the output of the device and with a shift of one bit to the right - with the first input of the first adder, characterized in that, in order to reduce equipment, the second adder and the second memory block are inserted into it, the address input of which is connected to the last output of the block of shift registers, and the output is connected to the first input of the second adder, the second input of which is connected to the output of the first memory block, and the output is from the second input of the first adder.