SU1631518A1 - Digital linear interpolator - Google Patents
Digital linear interpolator Download PDFInfo
- Publication number
- SU1631518A1 SU1631518A1 SU894652824A SU4652824A SU1631518A1 SU 1631518 A1 SU1631518 A1 SU 1631518A1 SU 894652824 A SU894652824 A SU 894652824A SU 4652824 A SU4652824 A SU 4652824A SU 1631518 A1 SU1631518 A1 SU 1631518A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- bit
- control
- interpolator
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Цель изобретени - повышение быстродействи и точности аппроксимации интерпол тора. В предлагаемом цифровом линейном интерпол торе отрезок пр мой задаетс значени ми т- разр дного большего приращени (БП) и т- разр дного управл ющего кода (УК). Аппроксимаци заданного отрезка пр мой осуществл етс в общем случае за БП/2т п интерпол ционных тактов 2т п-разр дными приращени ми по ведущей и ведомой координатам , где Г - оператор выделени целой части числа с округлением до большего; п - разр дность регистра, в который записываетс п разр дов УК; БП - значение т- разр дного большего приращени . Значение п старших разр дов БП, определ ющее число интерпол ционных тактов, записываетс в счетчик, Значение m-n младших разр дов БП определ ет число элементарных шагов многоразр дных приращений в (п-Н)-м интерпол ционном такте, который возникает в случае наличи остатка отделе БП 1 ни : JL . Указанное значение заост писываетс в регистр. Значение m-n старших разр дов УК, определ ющее значение - 1 разр дов многоразр дного приращени по ведомой координате, подаетс на адресные входы блока посто нной пам ти (БПП). Значение п младших разр дов УК, определ ющее значение -го разр да многоразр дного приращени по ведомой координате, записываетс в регистре. В течение п интерпол ционных тактов с выхода считываютс группы единичных элементарных приращений, соответствующих ведущей координате. В (п+1)-м такте с выхода БПП 11 считываетс группа элементарных приращений, в которой число единичных элементарных шагов равно остатку БП , а оставшеес число Ё БП ост элементарных прирэщенийост - нулевое. С выхода блока вентилей считываетс группа шаговых приращений ведомой координаты, в которой разр дов формируютс с помощью блока посто нной пам ти и регистра 9, а значение разр да формируетс с помощью двоичного умножител и триггера. Сформированные на выходе многоразр дные приращени стро- бируютс сигналом на выходе блока управлени , 1 з.п. ф-лы, 6 ил., 3 табл. О Сл СЯ 00 This invention relates to automation and computing. The purpose of the invention is to increase the speed and accuracy of the approximation of the interpolator. In the proposed digital linear interpolator, the forward segment is specified by the values of the t-bit larger increment (TU) and the t-bit control code (UC). Approximation of a given straight line segment is generally carried out for BP / 2m n interpolation cycles of 2m n-bit increments along the leading and driven coordinates, where Γ is the integer selection operator of the integer part with rounding to a larger one; n is the size of the register in which n bits of the CM are recorded; BP is the value of the t-bit of this larger increment. The value n of the higher bits of the PSU, which determines the number of interpolation cycles, is written into the counter. The value mn of the lower bits of the PSU determines the number of elementary steps of the multi-digit increments in the (n-H) -m interpolation cycle, which occurs when there is a remainder BP department 1 neither: JL. The specified value is written to register. The m-n value of the upper bits of the CM, which determines the value of 1 bits of the multi-bit increment in the slave coordinate, is fed to the address inputs of the fixed memory block (BPP). The value n of the least significant bits of the control code, which determines the value of the i-th bit of the multi-bit increment along the slave coordinate, is recorded in the register. During the n interpolation cycles, the groups of unitary increments corresponding to the leading coordinate are read from the output. In (n + 1) -th cycle from the output of BPP 11, a group of elementary increments is read, in which the number of unitary elementary steps is equal to the remainder of the BP, and the remaining number of EOBUs of the elementary increments is zero. From the output of the valve block, a group of step increments of the slave coordinate is read, in which bits are formed using a constant memory block and register 9, and the value of the bit is generated using a binary multiplier and a trigger. Formed at the output multi-bit increments are built by the signal at the output of the control unit, 1 hp. f-ly, 6 ill., 3 tab. O SL SL 00
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в выводных графических устройствах и в системах числового программного управлени ,The invention relates to automation and computing and can be used in output graphic devices and in numerical control systems.
Цель изобретени - повышение быстродействи и точности работы интерпол тора.The purpose of the invention is to increase the speed and accuracy of the interpolator.
На фиг. 1 представлена структурна схема цифрового линейного интерпол тора; на фиг. 2 - функциональна схема блока управлени ; на фиг. 3 - распределение управл ющих воздействий по отношению к уровн м сигнала на стробирующем выходе; на Фиг. 4 - функциональна схема счетчика: на фиг.5- пример формировани многоразр дных приращений; на фиг. 6 - пример апп- роксимации заданного отрезка пр мой.FIG. 1 shows a block diagram of a digital linear interpolator; in fig. 2 is a functional block diagram of the control unit; in fig. 3 - distribution of control actions with respect to signal levels at the gate output; in FIG. 4 is a functional diagram of the counter: FIG. 5 illustrates an example of forming multi-bit increments; in fig. 6 shows an example of approximating a given straight segment.
Разр дность управл ющего кода, поступающего на информационный вход, равна разр дности т. Эго следует из того, что веса разр дов управл ющего кода получают путем последовательного делени большею приращени отрезка пр мой (БП) на степени числа 2.The width of the control code arriving at the information input is equal to the size of the toner. The ego follows from the fact that the weights of the bits of the control code are obtained by successively dividing the increment of the straight line segment by the powers of 2.
В предлагаемом устройство на выходе в каждом интерпол ционном такте определ етс ТУ элементарных приращений, где у m-n; m - максимальна разр дность БП; п - разр дность регистра.In the proposed device, the output of each interpolation cycle is determined by the specification of elementary increments, where mn; m is the maximum BP size; n is the register size.
Число интерпол ционных тактов равно ГБПмакс/2м, где f оператор определ ющийThe number of interpolation cycles equals GBPmax / 2m, where f is the operator defining
Г а, в 1 а при в 0;Г а, in 1 and at 0;
1 а, в J а + 1 при в г 0; где а, в - соответственно цела и дробна части числа;1 a, in J a + 1 with at g 0; where a, b are respectively intact and fractional parts of a number;
j - оператор выделени целой части числа; j is the integer selection operator;
{ }- оператор выделени целочисленного значени остатка числа.The {} operator is an integer integer value of the remainder of the number.
Цифровой линейный интерпол тор содержит блок 1 управлени (БУ), блок 2 посто нной пам ти управл ющего кода (БПП), n-разр дный регистр 3, счетчик 4, регистр 5 дл приема и хранени остатка, двоичный умножитель 6 (ДУ), цифровой интегратор последовательного переноса, дешифратор 7 (С), первый элемент И 8, регистр 9 большего приращени , первый триггер 10, блок 11 посто нной пам ти приращени ведущей координаты, блок 12 вентилей (БВ), элементы И 13, информационный вход 14, вход 15 записи большего приращени , вход 16 записи управл ющего кода, вход 17 начальной установки, вход 18 пуска, вход 19 и выходы 2Q и 21 блока 1, выход 22 конца интерпол ции, стробирующий выход 23, 2т п-разр дный выход 24 ведомой координаты . 2 п-разр дный выход 25 ведущей координаты , вход 26 сброса.The digital linear interpolator contains a control unit (CU) 1, a control code constant memory unit 2 (PPU), an n-bit register 3, a counter 4, a register 5 for receiving and storing the remainder, a binary multiplier 6 (RC), digital sequential transfer integrator, decoder 7 (C), first element AND 8, register 9 larger increments, first trigger 10, block 11 of the permanent memory of the increment of the leading coordinate, valve block 12 (BV), elements AND 13, information input 14, input 15 of the higher increment record, input 16 of the control code entry, input 17 of the initial setting Ats, start-up input 18, input 19 and outputs 2Q and 21 of block 1, output 22 of the interpolation end, strobe output 23, 2m and n-bit output 24 of the slave coordinate. 2 p-bit leading position output 25, reset input 26.
Блок 1 управлени содержит генератор 27 импульсов, второй 28, третий 29 элементы И, второй 30, третий 31 и четвертый 32 D-триггеры и четвертый элемент И 33.The control unit 1 comprises a pulse generator 27, a second 28, a third And 29 elements, a second 30, a third 31, and a fourth 32 D-flip-flops and a fourth element And 33.
На фиг. 4 позицией 34 обозначен элемент ИЛИ, позицией 35 - счетчик.FIG. 4 position 34 denotes the element OR, position 35 - the counter.
Блок 1 управлени предназначен дл синхронизации работы устройства, т.е. формировани управл ющих воздействий, не0 обходимых дл функционировани устройства. В цикле интерпол ции значение 1 на выходе конца интерпол ции сигнализирует внешнему устройству о воспроизведении заданного отрезка пр 5 мой. После воспроизведени заданного отрезка пр мой на указанном выходе формируетс значение О. На стробирующем выходе формируетс импульсна последовательность , стробируюица The control unit 1 is designed to synchronize the operation of the device, i.e. the formation of control actions necessary for the operation of the device. In the interpolation cycle, the value 1 at the output of the interpolation end signals to the external device about the reproduction of a given segment of the right 5th. After reproducing a predetermined straight segment, the value of O is formed at the indicated output. At the gate output, a pulse sequence is formed, a gate
0 многоразр дные приращени , поступающие на соответствующие выходы 24 и 25. Выход 24 соответствует ведомой координате , а выход 25 - ведущей координате. Выход0 multi-bit increments arriving at the corresponding outputs 24 and 25. Output 24 corresponds to the slave coordinate, and output 25 to the leading coordinate. Output
20блока 1 соединен с входом сброса двоич- 5 ного умножител 6 и предназначен дл формировани сигнала отрицательной пол рности, по которому двоичный умножитель устанавливаетс в нулевое состо ние в подготовительном цикле и после окончани 0 рабочего цикла интерпол тора. ЧетвертыйBlock 1 is connected to the reset input of binary 5 multiplier 6 and is designed to generate a negative polarity signal, according to which the binary multiplier is set to the zero state in the preparatory cycle and after the end of the 0 cycle of the interpolator. Fourth
21выход БУ 1 соединен с управл ющим входом двоичного умножител 6, вычитающим входом счетчика 4 и С-входом первого D-триггера 10. На указанном выходе форми5 руетс последовательность импульсов, обеспечивающа требуемые режимы работы перечисленных блоков.The output of the CU 1 is connected to the control input of the binary multiplier 6, the subtracting input of the counter 4 and the C input of the first D-flip-flop 10. At the specified output a sequence of pulses is formed providing the required operation modes of the listed blocks.
Блок 2 посто нной пам ти управл ющего кода служит дл хранени () разр - -разр дного управл ющего кода, формируемого за один интерпол ционный такт. Причем m-n старших разр дов управл ющего кода (УК) поступают на адресный вход блока 2 по информационному входу 14,The block 2 of the permanent memory of the control code serves to store () the bit-to-bit control code generated in one interpolation cycle. Moreover, m – n higher bits of the control code (CC) are sent to the address input of block 2 via information input 14,
5 выход блока соединен с информационным входом регистра 9.5 the output of the block is connected to the information input of the register 9.
Регистр 3 служит дл приема и хранени п младших разр дов УК. Значение п младших разр дов УК поступает по информаци0 онному входу 14 интерпол тора. Запись п младших разр дов управл ющего кода в регистр 3 производитс сигналом положительной пол рности на входе 16 записи управл ющего кода устройства.Register 3 serves to receive and store the lower bits of the CMs. The value n of the least significant bits of the CC comes on the information input 14 of the interpolator. The entry of the low-order bits of the control code into the register 3 is made by a signal of positive polarity at the input 16 of the record of the control code of the device.
5Выход регистра подключен к информационному входу двоичного умножител 6.5 The register output is connected to the information input of the binary multiplier 6.
Счетчик 4 служит дл выделени сигнала переноса Р после отработки интерпол тором БП/2 интерпол ционных тактов . На информационный вход счетчика постуCounter 4 serves to extract the transfer signal P after the interpolator BP / 2 has been working with interpolation cycles. On the information input of the counter post
0 дов 2m-n0 dov 2m-n
пает п старших разр дов. Вход записи счетчика соединен с входом 16 записи большего приращени . Сигналом положительной пол рности на указанном входе осуществл етс запись п старших разр дов в счетчик 4. Вычитающий вход счетчика соединен с выходом 21 блока 1. Суммирующий вход счетчика соединен с выходом первого элемента И. Выход переноса счетчика соединен с входом 19 блока 1 и входом выборки кристалла блока 11.Dies n older bits. The record entry of the counter is connected to the input 16 of the higher increment record. A positive polarity signal at the specified input records the most significant bits in counter 4. The subtracting input of the counter is connected to the output 21 of block 1. The summing input of the counter is connected to the output of the first element I. The transfer output of the counter is connected to the input 19 of block 1 and the sample input crystal block 11.
Регистр 5 дл приема и хранени остатка служит дл приема и хранени у младших разр дов БП, определ ющих остаток а I -у . Запись у младшихRegister 5 for receiving and storing the remainder serves to receive and store the low-order bits of the PD, which determine the remainder a I-y. Record at junior
радр дов БП осуществл етс сигналом положительной пол рности на входе 15 устройства . Выход регистра соединен с информационным входом дешифратора 7 и адресными входами блока 1.The BP radar is carried out by a positive polarity signal at the input 15 of the device. The output of the register is connected to the information input of the decoder 7 and the address inputs of block 1.
Двоичный умножитель 6 служит дл выделени в каждом интерпол ционном такте 2 У -го разр да многоразр дного приращени ведомой координаты. На информационный вход умножител поступают значени п младших разр дов УК с выхода регистра 3. Вход сброса ДУ 6 соединен с третьим 20 выходом БУ 1. а тактирующий вход - с четвертым 21 выходом БУ 1. Выход ДУ б соединен с информационным D-входом первого триггера 10.Binary multiplier 6 is used to select in each interpolation cycle 2 of the 2 th bit of the multi-bit increment of the driven coordinate. At the information input of the multiplier, the values of n the lower bits of the control unit come from the output of the register 3. The reset input of the remote control 6 is connected to the third 20 output of the control unit 1. And the clock input is connected to the fourth 21 output of the control unit 1. The output of the remote control b is connected to the information D input of the first trigger ten.
Дешифратор 7 служит дл выделени единичного сигнала, в случае ненулевого значени на его информационном входе. Выход дешифратора 7 соединен с первым входом первого элемента И 8.The decoder 7 serves to separate a single signal, in the case of a non-zero value at its information input. The output of the decoder 7 is connected to the first input of the first element And 8.
Первый элемент И 8 служит дл выделени единичного сигнала, поступающего с его выхода на суммирующий вход счетчика 4, при наличии на первом и втором входах первого элемента И единичных логических уровней. Первый вход элемента И 8 соединен с выходом дешифратора 7, а второй вход элемента И 8 - с входом 16 записи УК. Регистр 9 служит дл приема и хранени () разр дов многоразр дного приращени по ведомой координате, которые поступают на информационный вход регистра с выхода БПП 2. Запись (2 У -1) разр дов в регистр 9 осуществл етс сигналом положительной пол рности на входе 16 устройства . Выходы регистра соединены с соответствующими информационными входами блока вентилей.The first element AND 8 serves to separate a single signal from its output to the summing input of counter 4, if there are single logical levels on the first and second inputs of the first element AND. The first input element And 8 is connected to the output of the decoder 7, and the second input element And 8 - to the input 16 of the record of the criminal code. Register 9 is used to receive and store () bits of the multi-bit increment along the slave coordinate, which are fed to the information input of the register from the output of the BPS 2. Recording (2 V -1) of the bits in register 9 is performed by a signal of positive polarity at input 16 devices. The outputs of the register are connected to the corresponding information inputs of the valve block.
Первый триггер 10 служит дл приема и хранени 2 У -го разр да многоразр дного приращени ведомой координаты в каждом интерпол ционном такте. Значение указанного разр да поступает на информационный вход триггера. Тактирующий С-вход триггера 10 соединен с четвертым 21 выходом БУ 1. Выход триггера 10 соединен с соответствующим информационным входом блока вентилей.The first trigger 10 serves to receive and store the 2 Y th bit of the multi-bit increment of the slave coordinate in each interpolation cycle. The value of the specified bit goes to the trigger information input. The clock C-input of the trigger 10 is connected to the fourth 21 output of the CU 1. The output of the trigger 10 is connected to the corresponding information input of the valve block.
Блок 11 посто нной пам ти служит:The block 11 of the permanent memory serves:
1)дл выдачи единичных 2 -разр дных приращений ведущей координаты в1) for issuing single 2-bit increments of the leading coordinate in
БП/2 У интерпол ционных тактах. Дл этого в L БП/2 У j интерпол ционныхтактах на входе выборки кристалла БПП 11 формируетс значение 1, следовательно, на выходах БПП 11 во всех разр дах формируютс BP / 2 Interpolation Clocks. To do this, in L БП / 2 У j interpolation contacts on the sample input of the BNP 11 crystal, the value 1 is formed, therefore, on the outputs of the БПП 11 in all bits,
значени values
2)дл обнулени старших разр дов многоразр дного приращени по ведущей координате в ( БП/2 j + 1 )-м такте при нецелочисленном значении БП/2 У. Обнулению подлежат старшие разр ды, число которых равно 2 - { БП/2 У} . Например, при обработке отрезка пр мой с БП 27 и 2 У 8, в 1БП/2 такте на выходе блока 11 формируетс код 11100000;2) to zero the most significant bits of the multi-bit increment along the leading coordinate in the (BP / 2 j + 1) cycle with a non-integer BP / 2 U value. The higher bits, the number of which is 2, {BP / 2 U} are subject to zeroing. . For example, when processing a segment straight with BP 27 and 2 U 8, the code 11100000 is generated in 1 BPS / 2 clock cycle at the output of block 11;
3) дл управлени схемой блока 12 вентилей . Выходы БПП 11 соединены с соответствующими управл ющими входами блока вентилей. Таким образом, в| БП/2 J интерпол ционных тактах на управл ющих входах блока 12 вентилей единичные уровни. Следовательно, на выходы блока 12 выставл етс информаци , котора сформирована на его информационных входах. В (|БП/2 - 1)-м интерпол ционном такте, облучению3) to control the circuit block 12 valves. The outputs of the PPP 11 are connected to the corresponding control inputs of the valve block. Thus, in | BP / 2 J interpolation clocks at the control inputs of the valve block 12 are unit levels. Consequently, information that is formed at its information inputs is exposed to the outputs of block 12. In (| BP / 2 - 1) interpolation tact, irradiation
подлежат 2- {БП/2 } старших разр дов многоразр дного приращени по ведомой координате, по аналогии с приведенным условием 2. Следовательно, на оставшихс { БП/2 У} младших разр дах выставл ютс значени , которые сформированы на соответствующих информационных входах.2- {BP / 2} high-order bits of the multi-bit increment along the slave coordinate are subject, by analogy with the given condition 2. Consequently, the remaining {BP / 2 Y} lower-order bits exhibit values that are formed at the corresponding information inputs.
Описанные функции 1 и 2 БПП 11 определ ют отсечение (заполнение нул ми) части многоразр дного приращени по ведущейThe described functions 1 and 2 of PPP 11 determine the cut-off (zero filling) of the part of the multi-bit increment along the leading
и ведомой координатам в ( БП/2 1)-м интерпол ционном такте, когда интерпол ци заданного отрезка пр мой достигает конечной точки.and the slave coordinates in the (BP / 2 1) -th interpolation beat when the interpolation of a given straight line segment reaches the end point.
Генератор 27 импульсов предназначен27 pulse generator designed
дл выработки последовательности импуль- CQB, тактирующих работу блока 1 управлени . Пр мой выход генератора соединен с первым входом второго элемента И 28 и С-входом второго D-триггера 30, а инверс ный выход генератора 27 импульсов соединен с первым входом третьего элемента И 29.to generate a sequence of CQB pulses clocking the operation of control unit 1. The direct output of the generator is connected to the first input of the second element AND 28 and the C input of the second D-flip-flop 30, and the inverse output of the generator 27 of pulses is connected to the first input of the third element And 29.
. Второй 30 и третий 31 D-триггеры служат дл присинхронизации цикла интерпол ции к переднему фронту импульса, формируемого генератором 21 импульсов. Управл ющий С-вход третьего триггера 31 соединен с третьим входом 18 блока 1. Информационный D-вход третьего триггера 31 подключен к сигналу 1. Пр мой выход второго D-триггера 30 соединен с вторыми входами зторого 28 и третьего 29 элементов И.. The second 30 and third 31 D-flip-flops serve to synchronize the interpolation cycle to the leading edge of a pulse generated by the pulse generator 21. The control C-input of the third flip-flop 31 is connected to the third input 18 of unit 1. The information D-input of the third flip-flop 31 is connected to the signal 1. The direct output of the second D-flip-flop 30 is connected to the second inputs of the second 28 and the third 29 elements I.
Четвертый D-триггер 32 служит дл выделени О после поступлени сигнала переноса на управл ющий С-вход триггера 32, что соответствует завершению интерпол ции заданного отрезка пр мой. Информационный вход четвертого 32 триггера заземлен, установочный R-вход подключен к первому 16 входу БУ 1 и служит дл установки триггера в подготовительном цикле интерпол тора. Пр мой выход четвертого D-триггера 32 соединен с вторым входом четвертого элемента И, первый вход которого соединен с вторым 17 входом БУ 1. Выход четвертого 33 элемента И соединен с установочными k-входами второго 30 и третьего 31 D-триггеров.The fourth D-flip-flop 32 serves to isolate O after the transfer signal arrives at the control C-input of the flip-flop 32, which corresponds to the completion of the interpolation of a given straight line segment. The information input of the fourth 32 flip-flop is grounded, the setup R-input is connected to the first 16 input of the CU 1 and serves to set the trigger in the preparatory cycle of the interpolator. The forward output of the fourth D-flip-flop 32 is connected to the second input of the fourth element I, the first input of which is connected to the second 17 input of the CU 1. The output of the fourth 33 element I is connected to the installation k-inputs of the second 30 and third 31 D-flip-flops.
Выходы второго, третьего и четвертого элементов 1/1 и пр мой выход второго D- грипера 30 вл ютс соответственно четвертым 21, вторым 23, первым 22 и третьим 20 выходами БУ 1.The outputs of the second, third and fourth elements 1/1 and the direct output of the second D-gripper 30 are respectively the fourth 21, second 23, first 22 and third 20 outputs of CU 1.
Устройство работает следующим образом .The device works as follows.
В основе изобретени лежит возможность одновременного формировани групп из У элементарных шаговых приращений в ( БП/2 | интерпол ционных тактах следующим образом. Формируемые группы элементарных приращений на выходе 25, соответствующие ведущей кооодинате, всегда единичны, за исключением последнего такта (в случае содержимого регистра 5), а формирование групп элементарных приращений, соответствукадих ведомой координате , происходит таким образом,чтобы числу М элементарных приращений в группах ведущей координаты соответствовало число N элементарных приращений в группах ведомой координаты, Дл этого внеш- мим устройством рассчитываетс упрал ющий код, под воздействием которого происходит формирование группы эле- мен гарных приращений ведомой координаты с учетом указанной зависимости , Таким образом в предлагаемом линейном интерпол торе отрезок пр мой зад юл значением большего приращени и значением управл ющего кода,The invention is based on the possibility of simultaneous formation of groups from Y elementary increments in (BP / 2 | interpolation cycles as follows. Formed groups of elementary increments at output 25, corresponding to the leading component, are always single, except for the last cycle (in the case of register contents 5 ), and the formation of groups of elementary increments, corresponding to the given coordinate, occurs so that the number M of elementary increments in the groups of the leading coordinate corresponds to the number N elementary increments in the slave coordinate groups. For this, the external device calculates the pilot code, under the influence of which the formation of the group of the electron increments of the slave coordinate takes place taking into account the indicated dependence. Thus, in the proposed linear interpolator, the segment is a direct backward value larger increment and control code value,
Рассчитать УК можно следу ощим образом .Calculate the Criminal Code can be traced in a perceptible way.
Число импульсов В| за счет 1-го разр да управл ющего кода за врем БП вычисл етс по формуле:The number of pulses in | at the expense of the 1st bit of the control code during the time the PSU is calculated by the formula:
1one
в, at,
Указанна формула реализуетс последовательным сдвигом БП (деление на 2 и прибавление 1 при нечетном значении сдвигового операнда). Дл того, чтобы за число тактов, равных БП, на выходе иытегратора было сформировано МП импульсов, должно удовлетвор тьс соотношениеThis formula is implemented by a successive shift of the PSU (division by 2 and addition 1 for an odd value of the shift operand). In order for the number of clock cycles equal to the power supply unit to generate MT pulses at the output of the integrator, the ratio must be satisfied
§ aiBi МП. 5 1 1§ aiBi MT. 5 1 1
где а - значение цифры в i-м разр де управл ющего кода.where a is the value of the digit in the i-th bit of the control code.
Таким образом, задача определени УКThus, the task of determining the criminal code
сводитс к определению ai, 32 ап поis reduced to the definition of ai, 32 an
0 известным значени м БП и МП с использованием приведенных соотношений.0 known values of BP and MP using the above ratios.
Старшие j m - n разр ды управл ющего кода, формируемого внешним устройством , определ ют адрес соответствующего 5 информационного слова, которое формируетс на выходе блока 2 посто нной пам ти. Единичные значени информационного слова определ ютс согласно выражениюThe upper j m - n bits of the control code generated by the external device determine the address of the corresponding 5 information word, which is generated at the output of the permanent memory unit 2. The single values of the information word are determined according to the expression
p 2(M)(2k-1)A;p 2 (M) (2k-1) A;
0 где р - номер разр да информационного слова;0 where p is the bit number of the information word;
I - номер разр да входного управл ющего слова, причем I 1 соответствует старший М-й разр д управл ющего слова. I 5 2-(М-1)-й разр д управл ющего слова и т.д. (т.е. индекс определ ет пор дковый номер рассматриваемого разр да управл ющего слова по отношению к его старшему разр ду ):I is the bit number of the input control word, and I 1 corresponds to the most significant M th bit of the control word. I 5 2- (M-1) th control word, etc. (i.e., the index specifies the sequence number of the considered word of the control word relative to its most significant bit):
0 AI - О или 1, соответствует значению 1-го разр да входного управл ющего слова; k - текущий параметр; к - 1,2,3,.,, Значение р выбирают в интервале О р m-n.0 AI - O or 1, corresponds to the value of the 1st bit of the input control word; k is the current parameter; K - 1,2,3,. ,, The value of p is chosen in the interval O p m-n.
5Информационна емкость блока 2 посто нной пам ти рассчитываетс по формуле5 The information capacity of the permanent memory unit 2 is calculated by the formula
g ) - - () бит при организации x разр дных 0 слов,g) - - () bits when organizing x bit 0 words,
где m - разр дность управл ющего кода;where m is the size of the control code;
n - младшие разр ды управл ющего кода .n is the minor bits of the control code.
Полный интерпол ционный цикл уст- 5 ройства состоит из подготовительного и рабочего циклов.The complete interpolation cycle of the device consists of preparatory and operating cycles.
Интерпол тор в подготовительном цикле работает следующим образом.Interpolator in the preparatory cycle works as follows.
Определение числа Г -у-1 интерпол ционных тактов в полном интерпол ционном цикле, которое фиксируетс в счетчике 4.The determination of the number Г-у-1 of interpolation bars in the full interpolation cycle, which is recorded in counter 4.
Число БП/2 j или I БП/2 J + 1 интерпол ционных тактов определ етс п старшими разр дами БП, записанными в учетчик 4 и у младшими разр дами БП, записанными в регистр 5. Содержимое реги- ртра 5 соответствует числу { . Если | т4 0 , то интерпол тор отрабатывает БП/2 J + 1 интерпол ционных тактов. В елучае { БП/2 } 0 отрабатываетс БП/2 интерпол ционных тактов.The number of BP / 2 j or I BP / 2 J + 1 interpolation ticks is determined by the higher bits of the BP recorded in the record 4 and in the lower bits of the BP recorded in register 5. The contents of register 5 correspond to the number {. If | m4 0, the interpolator performs the BP / 2 J + 1 interpolation cycles. In BP {2} 0, BP / 2 interpolation cycles are performed.
Определение значени разр довDetermining the value of bits
2 -разр дного приращени ведомой координаты за один интерпол ционный такт.2-bit increment of the slave coordinate per interpolation beat.
Значение() разр дов фиксируютс V регистре 9. Формирование значений () разр дов ведомой координаты осуществл етс аналогично прототипу.The value () of bits is fixed in V register 9. The formation of values () of bits of the slave coordinate is carried out similarly to the prototype.
Определение группы элементарных приращений ведущей и ведомой координат, формируемых в интерпол ционном такте в случае ненулевого содержимого регистра 5.Determination of the group of elementary increments of the leading and driven coordinates, formed in the interpolation cycle in the case of a nonzero register contents 5.
В ( 1)-м интерпол ционном такте формируетс группа элементарных приращений по ведущей и ведомой координатам, в которой элементарные приращени имеют определенные значени , а 2 - { БП/2 } элементарных прирэиизний - нулевые.In the (1) -th interpolation cycle, a group of elementary increments is formed along the leading and driven coordinates, in which the elementary increments have certain values, and 2 - {BP / 2} of elementary values — zero.
По включении питани внешнее устройство формирует сигнал отрицательной пол рности , который поступает на вход 17 начальной установки интерпол тора и устанавливает блок 1 управлени в нулевое состо ние , При этом на выходе 20 блока 1 формируетс сигнал О, устанавливающий двоичный умножитель 6 в нулевое состо ние , В следующий момент времени внешнее устройство формирует значение БП на информационном входе 14, На вход 15 записи большего приращени поступает импульс положительной пол рности, Указанным сигналом осуществл етс запись п старших разр дов БП р счетчик 4 и у младших разр дов БП в регистр 5, Содержимое регистра 5 поступает на информаци- онный оход дешифратора 7. Если содержимое регистра 5 ненулевое, то на выходе дешифратора формируетс значение 1, которое поступает на первый пход элемента И 8,When the power is turned on, the external device generates a negative polarity signal, which is fed to the input 17 of the initial installation of the interpolator and sets the control unit 1 to the zero state. At the output 20 of the unit 1, a signal O is generated, setting the binary multiplier 6 to the zero state, At the next moment, the external device forms the BP value at the information input 14. A positive polarity pulse arrives at the input 15 of the higher increment record. The indicated signal records n highs. x bits of BP p counter 4 and at the lower bits of BP BP register 5, the contents of register 5 enters the information bypass of the decoder 7. If the contents of register 5 is nonzero, then the output of the decoder generates the value 1 eight,
В следующий момент времени на информационном входе 14 внешнее устройство формирует значение УК. На вход 16 записи управл ющего кода поступает импульс положительной пол рности, под воздействием которого производитс запись п младших разр дов в регистр 3, у старших разр дов УК поступают на адресные входы блока 2. С выхода блока 2 считываетс The next time point on the information input 14, the external device forms the value of the CM. A positive polarity is input to the input 16 of the control code, under the influence of which the low-order bits are written to register 3, and the high-order CM bits are sent to the address inputs of block 2. The output of block 2 is read
разр дов УК, которые указанным сигналом записываютс в регистр 9. Если на первом входе элемента И 8 выставлен уровень 1, то с поступлением сигнала записи управл ющего кода на второй вход элемента И 8 наMC bits, which are indicated by a specified signal in register 9. If level 8 is set to the first input of the element 8, then with the arrival of the recording signal of the control code to the second input of the element 8 on
его выходе формируетс единичный сигнал, под воздействием которого содержимое счетчика увеличиваетс на единицу, т.е. количество тактов, записанное в таком случае в счетчик 4, равн етс 1.its output generates a single signal, under the influence of which the contents of the counter increase by one, i.e. the number of ticks recorded in such a case in counter 4 is 1.
В рабочем цикле интерпол тора происходит формирование многоразр дных приращений ведущей и ведомой координат соответственно на 25 и 24 информационных выходах интерпол тора и выдача их внешнему устройству сигналом на стробирую- щем выходе 23 устройства, а также формирование сигнала на выходе 22 конца интерпол ции после отработки устройства ГБП/2 1 интерпол ционных тактов, что соответствует окончанию интерпол ции заданного отрезка пр мой.In the working cycle of the interpolator, the multi-bit increments of the master and slave coordinates are formed, respectively, at 25 and 24 information outputs of the interpolator and issued to the external device by a signal at the gate output 23 of the device, as well as the formation of the signal at the end 22 of the interpolation after working the device The GBP / 2 1 interpolation ticks, which corresponds to the end of the interpolation of a given segment of the straight line.
Начало рабочего цикла определ етс сигналом 1 на входе 18 пуска интерпол тора . На выходе 22 интерпол тора при этомThe start of the duty cycle is determined by the signal 1 at the input 18 of the start of the interpolator. At output 22, the interpolator is
выставл етс значение 1, которое свидетельствует об воспроизведении в данный момент заданного отрезка пр мой. На четвертом 21 выходе блока 1 формируетс последовательность импульсов, поступающа set to 1, which indicates that the specified segment of the straight line is currently playing. At the fourth 21 output of block 1, a sequence of pulses is formed, arriving
на управл ющий вход двоичного умножител 6 и на управл ющий С-вход триггера 10, На информационные входы двоичного умножител 6 поступают значени п младших разр дов УК. При переходе сигнала на упранл ющих входах двоичного умножител б из состо ни 1 в состо ние О на выходе двоичного умножител по вл ютс значени сигналов, равные значению 2 -го разр да многоразр дного приращени ,the control input of the binary multiplier 6 and the control C-input of the trigger 10, the information inputs of the binary multiplier 6 receive the values of the n least bits of the MC. When the signal goes to the triggering inputs of the binary multiplier B from the state 1 to the state O, the signal values equal to the value of the 2nd bit of the multi-bit increment appear at the output of the binary multiplier.
формируемого за один интерпол ционный такт, которые фиксируютс триггером 10.formed in one interpolation cycle, which are fixed by trigger 10.
Значени разр дов и 2 -го разр да многоразр дного приращени соответственно на выходо регистра 9 триггера 10 образуют многоразр дное приращение, т.е. группу элементарных приращений ведомой координаты.Указанна группа поступает на информационный вход блока 12 вентилей, состо щий из 2 элементов И-НЕ; & БП/2 ,|интерпол ционных тактах на всех выходах блока 11 выставл ютс значени 1, определ ющие 2 элементарных приращений а каждой группе ведущей координаты. Тогда на управл ющих входах блока 12 вентилей тожеThe values of the bits and the 2nd bit of the multi-bit increment respectively at the output of the register 9 of the flip-flop 10 form a multi-bit increment, i.e. a group of elementary increments of the slave coordinate. The indicated group is fed to the information input of the valve block 12, consisting of 2 AND-NOT elements; & BP / 2, | interpolation cycles on all outputs of block 11 are set to 1, which determines 2 elementary increments in each group of the leading coordinate. Then at the control inputs of the valve block 12 too
выставл ютс значени 1. Следовательно , в интерпол ционных тактах на выходе блока вентилей 12 выставл етс соответствующа группа из 2 элементарных приращений ведомой координаты. При по влении сигнала 1 на стробирующем выходе 23 интерпол тора многоразр дные приращени в виде группы из 2 элементар- ных приращений ведущей и ведомой координат одновременно считываютс с информационных выходов 24 и 25 интерпол тора на внешнее устройство. Распределение управл ющих воздействий по отношению к уровн м сигнала на стробирующем выходе 23 представлена на фиг. 3. Вthe values are set to 1. Therefore, in interpolation cycles at the output of the valve block 12, the corresponding group of 2 elementary increments of the driven coordinate is set. When signal 1 appears at the interpolator gate output 23, multi-bit increments in the form of a group of 2 elementary increments of the master and the driven coordinates are simultaneously read from the information outputs 24 and 25 of the interpolator to the external device. The distribution of the control actions with respect to the signal levels at the gate output 23 is shown in FIG. 3. In
случае наличи дробной части числа -the case of the fractional part of the number -
необходимо проделать еще один ( + 1)-й интерпол ционный такт, в котором по ведущей v. ведомой координатам формируетс группа из 9.У элементарных прираще- ний, что { БП/2 } элементарных приращений заканчивают интерпол цию оставшегос отрезка пр мой, а 2 - { элементарных приращений - нулевые.it is necessary to do one more (+ 1) -th interpolation measure, in which the leading v. the slave coordinates form a group of 9. In elementary increments, that {BP / 2} elementary increments complete the interpolation of the remaining segment of the straight line, and 2 - {elementary increments are zero.
С поступлением каждого импульса на вычитающий вход счетчика его содержимое уменьшаетс на единицу. Когда содержимое счетчика становитс равным нулю, на его выходе формируетс импульс отрицательной пол рности сигнала переноса Р, который поступает на четвертый 19 вход блока 1 и на вход выборки кристалла БПП 11. При этом длительность импульса сигнала переноса достаточна, чтобы сформировать и простробировать многоразр дные приращени на информационных выходах 2-4 и.25. Функциональна схема реализации счетчика 4 представлена на фиг. 4.As each pulse arrives at the counting input of the counter, its content decreases by one. When the contents of the counter become zero, a negative polarity pulse of the transfer signal P is generated at its output, which is fed to the fourth 19 input of block 1 and to the sample input of the BNT chip 11. At the same time, the duration of the transfer signal pulse is sufficient to form and process multiple-bit increments on informational outputs 2-4 and.25. The functional diagram of the implementation of the counter 4 is shown in FIG. four.
На выходе 25 блока 11 формируетс группа элементарных приращений, в которой число единичных элементарных приращений равно числу { БП /2 }, а оставшеес число 2,- { БП/2 } элементарных приращений - нулевые.At the output 25 of block 11, a group of elementary increments is formed, in which the number of unit elementary increments is equal to the number {BP / 2}, and the remaining number 2, - {BP / 2} elementary increments is zero.
Таким образом, в последнем интерпол ционном такте считываетс группа из 2/ элементарных приращений ведущей и ведомой координат, в которой{ элементарных приращений заканчивают интерпол цию оставшегос такта пр мой, а БП/2 } элементарных приращений - нулевые.Thus, in the last interpolation cycle, a group of 2 / elementary increments of the master and slave coordinates is read, in which {elementary increments complete the interpolation of the remaining forward bar, and the BP / 2} elementary increments are zero.
После стробировани последнего многоразр дного приращени , на выходе конца интерпол ции 22 формируетс сигнал логического нул , свидетельствующий о завер; шении интерпол ции заданного отрезка пр мой. Блок 1 управлени и двоичный умножитель устанавливаютс в исходное нулевое состо ние.After gating the last multi-bit increment, a logical zero signal is generated at the output of the end of interpolation 22, indicating the completion; the interpolation of a given straight segment. The control unit 1 and the binary multiplier are reset to the initial zero state.
Формирование многоразр дных приращений происходит за врем отсутстви импульса на выходе 23, а стробирование многоразр дных приращений-во врем наличи импульса на указанном выходе.The formation of multi-bit increments occurs during the absence of a pulse at output 23, and the gating of multi-bit increments during the presence of a pulse at the specified output.
Блок 1 управлени работает следующим образом.The control unit 1 operates as follows.
0По включении питани внешнее устройство формирует сигнал отрицательной пол рности на входе 17 начальной установки, по которому D-триггеры 31 и 30 устанавливаютс в нулевые состо ни . Следователь5 но, на выходах 20-23 блока 1 управлени формируютс уровни О.0 When the power is turned on, the external device generates a negative polarity signal at the input 17 of the initial installation, according to which the D-flip-flops 31 and 30 are set to zero states. Consequently, at the outputs 20-23 of the control unit 1, levels O are formed.
Сигналом положительной пол рности на входе 16 БУ 1 в нулевое состо ние устанавливаетс D-триггер 32. На выходе 20 приA positive signal is established at the input 16 of the CU 1 to the zero state, a D-flip-flop 32 is set. At the exit 20 at
0 этом формируетс уровень О.0 This forms the level O.
С поступлением сигнала положительной пол рности на вход 18 пуска в единичное состо ние взводитс триггер 31, а вслед за ним - триггер 30. На выходе 22 концаWith the arrival of a positive polarity signal at the start-up input 18, the trigger 31 is cocked in, followed by the trigger 30. At the output 22, the end
5 интерпол ции формируетс значение 1, следовательно, значение 1 формируетмс на вторых входах элементов И 28 и 29. Така последовательность действий обеспечивает строгую присинхронизацию цикла интерпо0 л ции к переднему фронту импульса, формируемого генератором 27, после поступлени сигнала 1 на вход 18 пуска интерпол тора.5, the interpolation value 1 is formed, therefore, the value 1 forms at the second inputs of elements 28 and 29. This sequence of actions ensures strict synchronization of the interpolation cycle to the leading edge of the pulse generated by the generator 27 after the arrival of the signal 1 at the input 18 of the interpolator .
На выходах элементов И 28 и 29 в про5 тивофазе формируетс последовательность импульсов. Причем импульсом положительной пол рности из последовательности импульсов на выходе 21 производитс формирование многоразр дных прираще0 ний, а импульсом положительной пол рности из последовательности импульсов на выходе 23 производитс выдача многоразр дных приращений внешнему устройству. С поступлением сигнала отрицательнойAt the outputs of the And 28 and 29 elements in a phase shift, a sequence of pulses is formed. Moreover, a pulse of positive polarity from the sequence of pulses at the output of 21 produces multi-bit increments, and a pulse of positive polarity from the sequence of pulses at the output of 23 produces multi-bit increments to an external device. With a negative signal
5 пол рности переноса на вход 19 блока 1 триггер 32 устанавливаетс в нулевое состо ние . Следовательно, в нулевое состо ние устанавливаютс триггеры 31 и 30, а на выходах 20, 22, 23 и 21 БУ 1 выставл ютс 5, the polarities of the transfer to the input 19 of the unit 1, the trigger 32 is set to the zero state. Therefore, the triggers 31 and 30 are set to the zero state, and at the outputs 20, 22, 23 and 21 of the CU 1 are set
0 уровни О.0 levels of O.
Рассмотрим интерполирование отрезка пр мой предлагаемым устройством на конкретном примере.Consider the interpolation of a segment of the direct proposed device with a specific example.
Пусть , , разр дность инфор5 мационного входа 14 равна 5, а разр дность блока 12 вентилей равна 8.Let,, the information input 14 bit size is 5, and the valve block 12 bit size is 8.
В соответствии с приведенным описанием работы устройства разр дности остальных блоков интерпол тора имеют следующие значени : регистр 3-2; блок 2In accordance with the description of the operation of the device of the rest of the interpolator blocks, they have the following meanings: register 3-2; block 2
посто нной пам ти - 7; счетчик 4-2; регистр 5-3; блок 11 посто нной пам ти - 8. В соответствии с заданным БП и МП внешнее устройство рассчитывает управл ющий код. Первоначально по БП 27 определ ютс веса В:permanent memory - 7; counter 4-2; register 5-3; the block 11 of the permanent memory is 8. In accordance with a given BP and MP, the external device calculates the control code. Initially, BP 27 determines weights B:
Bl 27±Ul4: В2 Bl 27 ± Ul4: B2
D27 +4 -1. И Вз -g- 3; 84 D27 +4 -1. And B – g – 3; 84
Р 27+16 5 32R 27 + 16 5 32
4four
27+8 1627 + 8 16
- О .- ABOUT .
27.27.
Очевидно,что Ј В i 1Obviously, Ј B i 1
Весами BI уравновешиваетс значение меньшего приращени (в нашем случае МП 9).The weights of the BI balance the value of the smaller increment (in our case the MP 9).
МП Ва + В4, следовательно, дл приведенного примера управл ющий код равен 01010.MP Ba + B4, therefore, for the given example, the control code is 01010.
Первый блок 2 посто нной пам ти совместно с двоичным умножителем 6 также образуют двоичный умножитель с параллельной выдачей информации, Дл определени содержимого блока 2 посто нной пам ти используют диаграмму формировани выходных импульсов на выходах счетчика п тиразр дного двоичного умножител с последовательной выдачей информации, приведенную (фиг. 5), активные фронты воздействий выделены утолщенной линией. Младшие 2 разр да управл ющего кода поступают на двоичный умножитель 6, а старшие 3 - на блок 2 посто нной пам ти. Дл определени содержимого блока 2 посто нной пам ти необходимо выделить первых 7 тактовых промежутков времени и записать дл всех возможных значений управл ющего кода группы в соответствии с диаграммой . В рассматриваемом примере на адресные входы блока 2 поступает код 010 (старшие разр ды управл ющего кода). В этом случае в группе из 7 разр дов единицы имеютс в разр дах, где есть активные фронты в последовательности импульсов а и д (фиг. 5), т.е. в разр дах 1, 3, 5, 7, в разр де 4 - последовательность в (фиг. 5). Следовательно, по адресу 010 в блоке 2 посто нной пам ти записан операнд 0100010. Аналогично формируютс группы и дл других значений управл ющего кода, которые сведены в табл. 1.The first fixed memory unit 2, together with the binary multiplier 6, also form a binary multiplier with parallel information output. To determine the contents of the fixed memory unit 2, the output pulse generation diagram at the outputs of the five-bit binary multiplier counter with the consecutive information output is used ( Fig. 5), the active fronts of the effects highlighted by a thickened line. The lower 2 bits of the control code are fed to the binary multiplier 6, and the higher 3 bits to the block 2 of the permanent memory. To determine the contents of block 2 of the permanent memory, it is necessary to allocate the first 7 clock intervals and record for all possible values of the control code of the group in accordance with the diagram. In this example, code 010 (the most significant bits of the control code) is fed to the address inputs of block 2. In this case, in the group of 7 bits, the units are in the bits where there are active fronts in the pulse train a and e (Fig. 5), i.e. in bits 1, 3, 5, 7, in bit 4, the sequence in (Fig. 5). Consequently, at address 010, in block 2 of the fixed memory, operand 0100010 is recorded. Groups for other values of the control code, which are summarized in Table 2, are also formed in the same way. one.
Первоначально на информационный вход 14 поступает значение меньшего приращени , равное в двоичном представлении 11011.Initially, the information input 14 receives a smaller increment value, equal in binary representation 11011.
В счетчике 4 запоминаютс старшие 2 разр да Эолыиего приращени 11, а в регистре 5 - младшие 3 разр да большего приращени 011.In the counter 4, the upper 2 bits of the Eolian increment 11 are memorized, and in the register 5, the lower 3 bits of the larger increment 011.
После этого на информационный вход 14 поступает значение управл ющего кодаAfter that, the information input 14 receives the value of the control code
01010. Старшие разр ды управл ющего кода 010 поступают на адресные входы блока 2 посто нной пам ти, а младшие разр ды 10 запоминаютс в регистре 3. В соответствии с содержимым регистра 3 двоичный умножитель 6 в течение 4 интерпол ционных тактов формирует следующую последовательность импульсов: 1-й такт- 1; 2-й такт- 0; 3-й такт- 1; 4-й такт-0.01010. The upper bits of the control code 010 are sent to the address inputs of the permanent memory unit 2, and the lower bits 10 are stored in register 3. In accordance with the contents of register 3, binary multiplier 6 forms the following pulse sequence for 4 interpolation cycles: 1st tact-1; 2nd cycle - 0; 3rd tact-1; 4th tact-0.
Последовательности г и д на диаграмме фиг. 5 соответствуют работе счетчика двоичного умножител 6, где утолщенной линией отмечены активные фронты,The sequences g and d in the diagram of FIG. 5 correspond to the operation of the binary multiplier counter 6, where active fronts are marked by a thickened line,
В соответствии с табл. 1 с блока 2 посто нной пам ти выбираетс операнд 0100010,In accordance with the table. 1 from block 2 of fixed memory operand 0100010 is selected,
который запоминаетс в регистре 9. Поскольку содержимое регистра 5 - ненулевое , то при поступлении сигнала на вход 16 устройства, к содержимому счетчика (равно 3) прибавл етс единица, т.е. его содержимое становитс равным 4. Таким образом, содержимое счетчика, равное 4, определ ет число интерпол ционных тактов, а содержимое регистра, равное 3, - число единиц в формируемой в последнем итерпол ционном такте группе шаговых приращений ведущей координаты.which is stored in register 9. Since the contents of register 5 is non-zero, then when a signal arrives at input 16 of the device, one is added to the contents of the counter (equal to 3), i.e. its contents become equal to 4. Thus, the contents of the counter, equal to 4, determine the number of interpolation cycles, and the contents of the register equal to 3, the number of units in the group of step increments of the leading coordinate formed in the last interpolation cycle.
В первом интерпол ционном такте на выходе 24 формируетс многоразр дное приращение ведомой координаты, равноеIn the first interpolation cycle, at output 24, a multi-bit increment of the slave coordinate is formed, equal to
0100010 1. Отмеченна единица в младшем разр де сформирована двоичным умножителем 6.0100010 1. The marked unit in the low-order bit is generated by the binary multiplier 6.
Поскольку до последнего (четвертого) интерпол ционного такта отсутствует сигнал выборки кристалла блока 11 посто нной пам ти, то на его выходе в течение трех интерпол ционных тактов сформируетс группа шаговых приращений ведущей координаты , равна 11111111.Since until the last (fourth) interpolation cycle there is no crystal sampling signal of the permanent memory unit 11, a group of stepping increments of the leading coordinate is formed at its output during three interpolation cycles equal to 11111111.
В последнем интерпол ционном такте вIn the last interpolation cycle in
соответствии с содержимым регистра 5 равным 011 с блока 11 посто нной пам ти на выход 25 считываетс следующа группа шаговых приращений ведущей координатыAccording to the contents of register 5 equal to 011, the next group of step increments of the leading coordinate is read from the block 11 of the permanent memory at output 25
11100000, Карта прошивки блока 11 посто нной пам ти приведена в табл. 2. Наличие п ти нулей в приведенной группе приводит к обнулению соответствующих п ти разр дов группы шаговых приращений ведомой11100000, The firmware card of the block 11 of the permanent memory is given in Table. 2. The presence of five zeros in the above group leads to the reset of the corresponding five bits of the group of incremental increments of the slave
координаты, формируема на выходе 24.coordinates formed at exit 24.
Таким образом, в четвертом интерпол ционном такте многоразр дное приращение ведомой координаты становитс равнымThus, in the fourth interpolation cycle, the multi-bit increment of the slave coordinate becomes equal to
оюооооо:oyooooo:
Полученные данные за полный интерпол ционный цикл сведены в табл. 3.The data obtained for the full interpolation cycle are summarized in Table. 3
На фиг. 6 приведен пример аппроксимации отрезка пр мой с , , многоразр днымиприращени ми , приведенными в табл. 3.FIG. Figure 6 shows an example of approximation of a straight line segment with,, multi-bit increments given in Table. 3
В качестве элементной базы интерпол тора используютс серийно выпускаемые микросхемы серий 155, 555, 531, 589, 176 микросхемы.As the element base of the interpolator, commercially available chips of the series 155, 555, 531, 589, 176 are used.
Счетчик 4 может быть реализован различными способами, в частности в виде счетчика 35, который реализуетс на микросхемах ИЕ7, и многовходового элемента ИЛИ 34, который реализуетс на микросхеме ЛЕ6, ЛП4, ЛЛ11. Информационный выход счетчика 35 соединен с входами элемента ИЛИ 34. Импульс отрицательной пол рности сигнала переноса на входе элемента ИЛИ 34 возникает с по влением переднего фронта импульса на вычитающем входе счетчика, по которому содержимое счетчика становитс равным нулю.Counter 4 can be implemented in various ways, in particular in the form of counter 35, which is implemented on IE7 chips, and multi-input element OR 34, which is implemented on chip LE6, LP4, LL11. The information output of the counter 35 is connected to the inputs of the OR 34 element. A negative polarity pulse of the transfer signal at the input of the OR 34 element occurs with the appearance of a leading edge of the pulse at the subtracting input of the counter, according to which the contents of the counter become zero.
Регистры 3, 5 и 9 реализованы на микросхемах ТМ8, ИР2, ИР13.Registers 3, 5, and 9 are implemented on TM8, IR2, and IR13 microcircuits.
В качестве дешифратора 7 может быть использован многовходовый элемент ИЛИ, который реализуетс на микросхемах ЛЕб, ЛП4, ЛП11.As a decoder 7, an OR multi-input element can be used, which is implemented on LEU, LP4, LP11 microcircuits.
В качестве блоков 2 и 11 посто нной пам ти могут быть использованы микросхемы РЕ-3; в качестве блока вентилей - микросхемы ЛИ1, ЛИ5; в качестве триггеров 10 , 30-32 - микросхемы ТМ2, ТМ1 и т.д.;в качестве элементов 8, 28. 29, ЗЗИ - микросхемы ЛИ1, ЛИ5, ЛАЗ и т.д.; о качестве генератора импульсов - микросхемы 531АГ1, и качестве двоичного умножител - микросхема К 155 ИЭ8.PE-3 microcircuits can be used as blocks 2 and 11 of the permanent memory; as a block of valves - chips LI1, LI5; as triggers 10, 30-32 - TM2, TM1 chips, etc., as elements 8, 28. 29, ZZI - Li1, Li5, LAZ, etc. chips; the quality of the pulse generator - the 531AG1 microcircuit, and the quality of the binary multiplier - the K 155 IE8 microcircuit.
Предлагаемый линейный интерпол тор обеспечивает более высокую точность аппроксимации по сравнению с устройством- прототипом. 8 устройстве-прототипе интерпол тор включает два двоичных умножител , -каждый из которых вносит с0ою по- грешность аппроксимации, В предлагаемом устройств используетс только один дпомчнмй умножитель, образо- плиний отрезок пр мой задаетс параметрически: ПП - К; МЛ - K(t).The proposed linear interpolator provides a higher approximation accuracy in comparison with the prototype device. 8, the prototype interpolator device includes two binary multipliers, each of which introduces an error of approximation with its own. In the proposed device, only one additional multiplier is used, the straight segment is set parametrically: A-C; ML - K (t).
Следовательно, по большой координате mpafmrunjiotcji функциональна зависимости с погрешностью равной 0, э погрешность аппроксимации вносит только двоичный умножитель, формируюа ий импульсы по ведомой координате. Кроме того, в устройстве-прототипе импульсы по ведущей и ведомой координатам формируютс , не в каждом интерпол ционном такте, что приводит к наличию 4 возможных сочетанийConsequently, along the large coordinate mpafmrunjiotcji, the dependences are functional with an error of 0, and only the binary multiplier, which generates pulses along the driven coordinate, introduces an error of approximation. In addition, in the prototype device, impulses along the leading and driven coordinates are formed, not in each interpolation cycle, which leads to the presence of 4 possible combinations
шаговых приращений: наличие шаговых приращений по ведущей и ведомой координате; отсутствие шаговых приращений по ведущей и ведомой координатам; наличиеstep increments: the presence of step increments on the leading and the driven coordinate; lack of step increments on the leading and driven coordinates; Availability
шагового приращени по ведущей координате и отсутствие шагового приращени по ведомой координате; наличие шагового приращени по ведомой координате и Отсутствие шагового приращени по ведущейstep increment in the leading coordinate and the absence of step increment in the slave coordinate; the presence of a step increment in the slave coordinate and the absence of a step increment in the leading
координате.coordinate.
В предлагаемом линейном интерпол торе импульсы по ведущей координате формируютс в каждом такте, что приводит только к двум возможным сочетани м шаговых приращений по ведомой и ведущей координатам . За счет этого сформированный отрезок пр мой носит более сглаженный характер , при этом значительно улучшаетс точность аппроксимации.In the proposed linear interpolator, the pulses along the leading coordinate are generated at each tick, which results in only two possible combinations of step increments along the driven and driving coordinates. Due to this, the formed straight section is smoother, while the approximation accuracy is significantly improved.
Предлагаемый линейный интерпол тор также обладает более высоким быстродействием в цикле интерпол ции. В устройстве- прототипе формируемые многоразр дные приращени по ведущей и ведомой координатам содержат нулевые разр ды. Это не позвол ет достичь максимального быстро-- действи . Цикл интерпол ции таких интерпол торов дл всех отрезков, независимо от их длины составл ет 2 У- разр дность интерпол тора, 2 - разр дность формируемых многоразр дных приращений . В предлагаемом устройстве цикл интерпол ции состоит в общем случае из БП/2 интерпол ционных тактов. Указанное позвол ет значительно повысить быстродействие интерпол тора.The proposed linear interpolator also has a higher speed in the interpolation cycle. In the prototype device, the generated multi-bit increments along the driving and driven coordinates contain zero bits. This does not allow to achieve maximum speed. The interpolation cycle of such interpolators for all segments, regardless of their length, is 2 V - the interpolator size, 2 - the width of the generated multi-digit increments. In the proposed device, the interpolation cycle consists in the general case of BP / 2 interpolation cycles. This makes it possible to significantly increase the speed of the interpolator.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894652824A SU1631518A1 (en) | 1989-02-17 | 1989-02-17 | Digital linear interpolator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU894652824A SU1631518A1 (en) | 1989-02-17 | 1989-02-17 | Digital linear interpolator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1631518A1 true SU1631518A1 (en) | 1991-02-28 |
Family
ID=21429788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU894652824A SU1631518A1 (en) | 1989-02-17 | 1989-02-17 | Digital linear interpolator |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1631518A1 (en) |
-
1989
- 1989-02-17 SU SU894652824A patent/SU1631518A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 991375, кл. G 05 В 19/18, 1983. Авторское свидетельство СССР № 1434406, кл. G 05 В 19/18, 1987 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1631518A1 (en) | Digital linear interpolator | |
| SU1709269A1 (en) | Digital linear interpolator | |
| JPS5935533B2 (en) | Asynchronous numerical control counter | |
| SU543922A1 (en) | Linear interpolator | |
| SU1675849A1 (en) | Digital linear interpolator | |
| SU1287149A1 (en) | Device for dividing numbers | |
| SU1270758A1 (en) | Device for dividing binary numbers | |
| SU1291972A1 (en) | Device for multiplying data with variable length | |
| RU1775840C (en) | Frequency multiplier | |
| SU1157541A1 (en) | Sequential multiplying device | |
| SU750480A1 (en) | Device for comparing numbers with tolerances | |
| SU1108392A1 (en) | Programmed control device | |
| SU1659986A1 (en) | Linear interpolator | |
| SU1305667A1 (en) | Multiplying device | |
| SU1095175A1 (en) | Device for presenting power functions | |
| SU1241231A1 (en) | Device for calculating inverse value | |
| SU726671A1 (en) | Digital non-coherent discriminator of delay of pseudorandom radio signal | |
| SU1108442A1 (en) | Function generator | |
| SU1534455A1 (en) | Device for displaying graphic information on crt screen | |
| SU1100621A1 (en) | Function generator | |
| SU1367153A1 (en) | Frequency divider with fractional countdown ratio | |
| SU1458876A1 (en) | Function reproducing device | |
| SU1363255A1 (en) | Device for determining autocorrelation function | |
| SU1298831A1 (en) | Pulse repetition frequency multiplier | |
| SU980093A1 (en) | Random number generator |