SU1610558A1 - D.c. voltage stabilizer - Google Patents
D.c. voltage stabilizer Download PDFInfo
- Publication number
- SU1610558A1 SU1610558A1 SU884483679A SU4483679A SU1610558A1 SU 1610558 A1 SU1610558 A1 SU 1610558A1 SU 884483679 A SU884483679 A SU 884483679A SU 4483679 A SU4483679 A SU 4483679A SU 1610558 A1 SU1610558 A1 SU 1610558A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- outputs
- voltage
- elements
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано при создании вторичных источников электропитани . Цель изобретени - улучшение качества выходного напр жени путем увеличени точности вольт-секундного выравнивани полупериодов при одновременном увеличении устойчивости. Стабилизатор содержит ключевые элементы 2,3 с выходным трансформатором 4, управл ющий блок 16, блок 23 регул тора напр жени с вольт-секундным выравниванием, логические элементы 32-39. В состав блока 23 вход т модул торы 24,25 длительности импульсов, на одном из входов которого осуществл етс алгебраическое суммирование сигнала ошибки, сигнала, пропорционально вольт-секундной площади напр жени на первичной обмотке трансформатора 4 за врем задержки ключевого элемента 2 (3) без учета пр мого падени напр жени на нем, и сигнала, пропорционального вольт-секундной площади пр мого падени напр жени на элементе (3) с обратным знаком. 1 ил.The invention relates to electrical engineering and can be used to create secondary power sources. The purpose of the invention is to improve the quality of the output voltage by increasing the accuracy of the volt-second equalization of the half-periods while increasing the stability. The stabilizer contains key elements 2.3 with an output transformer 4, a control unit 16, a voltage regulator unit 23 with voltage-second alignment, logic elements 32-39. The block 23 includes modulators 24.25 of pulse duration, at one of the inputs of which the algebraic sum of the error signal, the signal, is proportional to the volt-second voltage area on the primary winding of the transformer 4 during the delay time of the key element 2 (3) taking into account the direct voltage drop across it, and a signal proportional to the volt-second square of the direct voltage drop across the element (3) with the opposite sign. 1 il.
Description
Изобретение относитс к электротех нике, в частности к преобразовательной технике, и может быть использовано при создании вторичных источни- ков электропитани аппаратуры различ- ного назначени The invention relates to electrical engineering, in particular, to converter equipment, and can be used to create secondary sources of electrical power for equipment for various purposes.
Цель изобретени - улучшение качества выходного напр жени путем увеличени точности вольт-секундного :выравнивани полупериодов при одно- временном увеличении устойчивостиThe purpose of the invention is to improve the quality of the output voltage by increasing the accuracy of the voltage-second: equalizing the half-periods while simultaneously increasing the stability
На чертеже представлена схема стабилизатора посто нного напр жени .The drawing shows a constant voltage stabilizer circuit.
Стабилизатор состоит из силового блока 1, выполненного на базе инвертора с ключевыми элементами 2 и 3 :и выходным трансформатором 4, вторична обмотка 5 которого подключена к выпр мителю с фильтром 6, выходом подключенного к вьшодам 7 дл подсоеди нени нагрузки. Первична обмотка 8 выходного трансформатора включена между выходами 9 и 10 ключевых эле- ментов 2 и 3. а ее средн точка 11 соединена с одним из полюсов 12 , первичного источника напр жени , второй полюс 13 которого соединен с входами 14 и 15 ключевых элементов 2 и 3. Управл ющий блок 16, вход щий в состав стабилизатора напр жени , состоит из задающего генератора 17. выход которого соединение входом счетного триггера 18, выходами подключенного к первым входам первого 19 и второго 20 логических элементов И, выходы которых соединены с управл ющими входами 21 и 22 ключевых элементов 2 и 3. Блок 23 регул тора напр жени с вольт-секундным вьфавнивани- ем, вход щий в состав стабилизатора посто нного напр жени состоит из двух модул торов 24 и 25 длительности импульсов и двух делителей напр 5The stabilizer consists of a power unit 1, made on the basis of an inverter with key elements 2 and 3: and an output transformer 4, the secondary winding 5 of which is connected to the rectifier with filter 6, the output connected to outputs 7 to connect the load. The primary winding 8 of the output transformer is connected between the outputs 9 and 10 of the key elements 2 and 3. And its middle point 11 is connected to one of the poles 12, the primary voltage source, the second pole 13 of which is connected to the inputs 14 and 15 of the key elements 2 and 3. The control unit 16, which is part of the voltage regulator, consists of a master oscillator 17. its output is connected by the input of the counting trigger 18, the outputs connected to the first inputs of the first 19 and second 20 logic elements And, the outputs of which are connected to the control inputs rows 21 and 22 of the core elements 2 and 3. The regulator unit 23 with a voltage the volt-second vfavnivani- eat incoming of the stabilizer constant voltage consists of two modulators 24 and 25 and the pulse duration of the two voltage dividers 5
00
5five
00
5five
00
5five
00
5five
жени , каждый из которых состоит из резисторов 26, 27 и 28, 29, точки соединени которых соединены с первыми входами модул торов 24 и 25 длительности импульсов. Выводы резисторов 26 и 28 соединены между собой и с выходом усилител 30 сигнала ошибки, одним из входов подключенного к одному из выводов 7 дл подключени нагрузки, а другим входом подключенного к выходу источника 31 опорного напр жени . Вторые входы модул торов 24,25 длительности импульсов соединены с выходом задающего генератора 17, а их выходы соединены с вторыми входами логических элементов И 20 . и 19 соответственно.each of which consists of resistors 26, 27 and 28, 29, the connection points of which are connected to the first inputs of the modulators 24 and 25 of the pulse duration. The terminals of the resistors 26 and 28 are interconnected to the output of the error signal amplifier 30, one of the inputs connected to one of the terminals 7 for connecting the load, and the other input of the reference voltage source 31 connected to the output. The second inputs of the modulators 24,25 pulse duration are connected to the output of the master oscillator 17, and their outputs are connected to the second inputs of logic elements And 20. and 19 respectively.
Кроме того, стабилизатор посто нного напр жени содержит два логических элемента ИЛИ-НЕ 32 и 33, два логических элемента ИЛИ 34 и 35, четыре аналоговых ключа 36 - 39, четыре фильтра 40 - 43 нижних частот и два инвертирующих усилител 44, 45. К средним ТОЧКЙ.М делителей напр жени дополнительно подключено по одному резистору 46 и 47. Выходы 9 и 10 ключевых элементов 2 и 3 соединены с входами аналоговых ключей 38 и 39 и с первыми входами логических элементов ИЛИ-НЕ 32 и 33 соответственно . Вторые входы логических элементов ИЛИ-НЕ 32 и 33, а также первые входы логических элементов ИЛИ 34 и In addition, the DC voltage regulator contains two OR-NOT 32 and 33 logic elements, two OR 34 and 35 logic elements, four analog switches 36-39, four filters 40-43 low frequencies and two inverting amplifiers 44, 45. К the middle TOTYKY.M voltage dividers are additionally connected by one resistor 46 and 47. Outputs 9 and 10 of the key elements 2 and 3 are connected to the inputs of the analog switches 38 and 39 and to the first inputs of the OR-NOT logic elements 32 and 33, respectively. The second inputs of logical elements OR NOT 32 and 33, as well as the first inputs of logical elements OR 34 and
35соединены с управл ющими входами 21 и 22 ключевых элементов 2 и 3 соответственно . Вторые входы логических элементов ИЛИ 34 и 35 соединены с выходами логических элементов ИЛИ-НЕ 32 и 33 и с управл ющими входами аналоговых ключей 36 и 37 соответственно . Входы аналоговых ключей35 are connected to control inputs 21 and 22 of key elements 2 and 3, respectively. The second inputs of logical elements OR 34 and 35 are connected to the outputs of logical elements OR NOT 32 and 33 and to the control inputs of the analog switches 36 and 37, respectively. Analog Key Inputs
36и 37 соединены со средней точкой 11 первичной обмотки 8 выходного36 and 37 are connected to the midpoint 11 of the primary winding 8 of the output
ss
грП1К ()11;)М,тг с па . I (..ixo;U i лш-цческих ).е. 1U1H ЗА и 35 соединены с уиравл ю1 1ими входами аналоговых кпю- чей 38 и 39 соответственно. Выходы аналоговых ключей 36 - 39 соединены с входами фильтров 42-41 нижних частот соответственно. Выходы фильтров 40 и 41 нижних частот соединены с входами инвертирующих делителей 44 и 45 соответственно. Выходы фильтров 42 и 43 нижних частот соединены с выводами резисторов 46 и 47 соответственно Выходы инвертирующих делителей 44 и 45 соединены с выводами резисторов 27 и 29 соответственно.GrP1K () 11;) M, tg with pa. I (..ixo; U i lsh-ctsicheskih) .e. 1U1H and 35 are connected to the wiring of the 1 and the inputs of the analogue terminals 38 and 39, respectively. The outputs of the analog switches 36 - 39 are connected to the inputs of the filters 42-41 low frequencies, respectively. The outputs of the filters 40 and 41 of the lower frequencies are connected to the inputs of the inverting dividers 44 and 45, respectively. The outputs of the filters 42 and 43 of the lower frequencies are connected to the terminals of the resistors 46 and 47, respectively. The outputs of the inverting dividers 44 and 45 are connected to the terminals of the resistors 27 and 29, respectively.
Стабилизатор посто нного напр жени работает следуюищм образом.The constant voltage stabilizer works in the following manner.
При взшючении стабршизатора импульсы с удвоенной частотой преобразовани с задающего генератора 17 поступают на счетный вход триггера 18 и на вторые входы модул торов 24 и 25 длительности импульсов. С выходов триггера 18 пр моугольные симметричные импульсы поступают на первые входы элементов И 19, 20, которые управл ют ключевыми элементами 2 и 3. Выходное напр жение стабилизатора сравниваетс с опорным с выхода источника 31 опорного напр жени и усиливаетс усилителем 30 сигнала ошибки. Усиленный сигнал ошибки поступает в точку соединени резисторов 26 и 28. Сигналы с управл ющего входа 21(22) и выхода 9(10) ключевого элемента 2(3) подаютс на входы элемента ИЛИ-НЕ 32 (33) S который формирует сигнал, по длительности равный времени задержки ключевого элемента 2(3). С выхода элемента ИЛИ-НЕ 32 (33) этот сигнал поступает на управл юпщй вход аналогового ключа 36 (37), на вход которого подаетс напр жение первичного источника с полюса 12, На выходе аналогового ключа 36 (37) формируетс после- доватепьность импульсов, вольт-секундна площадь каждого из которых равна вольт- секундной площади, прило- .женной к полуобмотке первичной обмотк 8 трансформатора 4 за врем задержки ключевого элемента 2(3). С выхода аналогового ключа 36 (37) последовательность импульсов подаетс на вход фильтра 42 (43) нижних частот., Б котором происходит выделение посто нной составл ющей, значение ко- орой пропорционально вольт-секундной площади j, приложенной к полуобмотWhen the stabilizer is bored, pulses with double conversion frequency from the master oscillator 17 are fed to the counting input of the trigger 18 and to the second inputs of the modulators 24 and 25 of the pulse duration. From the outputs of the trigger 18, square symmetrical pulses are fed to the first inputs of the And 19, 20 elements, which control the key elements 2 and 3. The output voltage of the stabilizer is compared with the reference output of the source 31 of the reference voltage and amplified by the error signal amplifier 30. The amplified error signal goes to the connection point of resistors 26 and 28. Signals from control input 21 (22) and output 9 (10) of key element 2 (3) are fed to the inputs of the OR-HE element 32 (33) S which forms the signal duration equal to the delay time of the key element 2 (3). From the output of the OR-NOT 32 element (33), this signal is fed to the control input of the analog switch 36 (37), the input of which is supplied with the voltage of the primary source from pole 12. At the output of the analog switch 36 (37), a pulse sequence is generated the volt-second area of each of which is equal to the volt-second area attached to the semi-winding of the primary winding 8 of the transformer 4 during the delay time of the key element 2 (3). From the output of the analog switch 36 (37), a sequence of pulses is fed to the input of the low-pass filter 42 (43), which is separated by a constant component, the value of which is proportional to the volt-second area j applied to the half-winding
и О ьЧ and o
КС первичной nC MoiKH 8 j-pnH :il ip b4ro- ра 4 за врем задержки Kjuo4(nor(j элемеига 2 (ГО. С выход фи;-,ьгрл 42KS primary nC MoiKH 8 j-pnH: il ip b4rora 4 during the delay time Kjuo4 (nor (j elementi 2 (GO. C output fi; -, crl 42
(43) нижних aCTOT ЗГОТ ПОД,1еТс на резистор 46 (47). Элемент ИШ 34 ( 35), на входы которого по - даютс сигнал с управл ющего Влода 21 (22) ключевого элемента 2 (3) к(43) lower aCTOT tsGOT under, 1eTS to resistor 46 (47). ISh 34 element (35), to the inputs of which a signal is sent from the control Wlod 21 (22) key element 2 (3) to
Q сигнал с выхода элемента 32 (33) . форьшрует импульсы, рапь ые по длительности сумме /шительносте управл ющего импульса и времени задержки ключевого злрмгнта 2 (3).Q signal from the output of element 32 (33). Forces pulses that are divided into the duration / sum of the control pulse and the delay time of the key malignant 2 (3).
J5 Эти импульсы подаютс на управл ющий вход аналогового ключа 38 (39). На выходе аналогового ключа 38 (39) формируетс последовательность импульсов , вольт-секундна площадь KaTjgL o20 го VI3 которых равна вольт-секундной пло1цади пр мого паддени напр жени на ключевом элементе 2 (3) за все врем его открытого состо ни (с учетом времени задержки). С выхода аналого25 вого ключа 38 (39) последовательность импульсов поступает на вход фильтра 40 (41) нижних частот, в котором происходит выделение посто нной составл ющей , значение которой пропор30 ционально вольт-секундной площади пр мого падани напр жени на ключевом элементе 2 (3) за все врем его открытого состо ни , С выхода фи.пьтра 40 (41) нижних частот сигнал подаетс на вход инвертирующего усилителк 44 (45). Сигнал, по абсолютному 3H. j- чению пропорциональный вольт-секундной площади пр мого паде({и напр жени на ключевом элементе 2 (3) заJ5 These pulses are applied to the control input of the analog switch 38 (39). At the output of the analog key 38 (39), a sequence of pulses is formed, the volt-second KaTjgL o20 th VI3 area of which is equal to the volt-second square of the direct voltage drop across the key element 2 (3) for the entire time of its open state (taking into account the delay time ). From the output of the analog key 38 (39), a sequence of pulses is fed to the input of the low-pass filter 40 (41), in which a constant component is extracted, the value of which is proportional to the volt-second square of the direct voltage drop on the key element 2 (3 ) for the entire time of its open state, From the output of the ph. 40 low frequency signal (41), the signal is fed to the input of the inverting amplifier 44 (45). Signal, in absolute 3H. proportional to the volt-second square of the direct pad ({and the voltage on the key element 2 (3) for
4Q все врем его открытого состо ни 4Q all the time it is open
(но знак его изменен на противоположный ), подаетс на резистор 27 (29).(but its sign is reversed) is applied to resistor 27 (29).
Резисторы 26, 27, 46 (28, 29, 47) подключенные к второму входу модул 45 тора 24 (25) длительности импульсов, совместно с последним образуют матор аналоговых сигналов, з котором происходит алгебраичес ;ое c,миpoвa- ние сигнала ошибки, сигнала, пропор50 ционального вольт-секундной Г1лощади, приложенной- к первичной обмотка 8 трансформатора 4 за врем задержки ключевого элемента 2 (3) бег учета пр мого падени напр жени Tia нем, иResistors 26, 27, 46 (28, 29, 47) connected to the second input of the module 45 of the torus 24 (25) pulse duration, together with the last form a matrix of analog signals, which is algebraic; o c, the error signal proportional to the volt-second G1 area applied to the primary winding 8 of the transformer 4 during the delay time of the key element 2 (3) running, taking into account the direct voltage drop Tia him, and
55 сигнала, пропорционального вольт-секундной площади пр мого падени напр жени на ключевом ri.e ipirre 2(3) с обратным знаком. Таким оОрззом, модул тор 24 (25) дпита-п.нос i и импуль3555 signal proportional to the volt-second square of the direct voltage drop across the key ri.e ipirre 2 (3) with the opposite sign. Thus, the modulator 24 (25) dpita-pnos i and impulse35
сов вырабатывает импульсы, длительность которых пропорциональна алгеб- раической с умые указанн1,1х выше сигналов .It produces pulses, the duration of which is proportional to algebraic with the signals indicated above the signals.
Модул тор 24 длительности импульсов через элемент И 20 управл ет ключевым элементом 3, а модул тор 25 длительности импульсов через элемент И 19 - ключевым элементом 2, в резулThe modulator 24 of the pulse duration through the element And 20 controls the key element 3, and the modulator 25 of the pulse duration through the element And 19 - the key element 2, in the result
1:тате чего происходит вольт-секунд нее выравнивание.1: what happens volt-seconds alignment.
Возможность осуществлени вольт- секундного вьшавнивани без наличи замкнутой цепи отрицательной обрат- ной св зи позвол ет значительно повысить точность выравнивани , не опаса сь возникновени самовозбуждени . Кроме того, осуществление вольт-секундного выравнивани без использова - ни датчика тока, выполненного на основе многообмоточного трансформатора , позвол ет выполнить практически весь стабилизатор, за исключением - выходного трансформатора, в интег- ральном исполнении. Одновременно с этим исключение электромагнитного элемента участвующего в процессе регулировани , в, значительной мере снимает ограничени по увеличению частоты преобразовани . Все отмеченное позвол ет улучшить качество выходного напр жени , уменьшить массо объемные показатели и упростить ста- билизатор посто нного напр жени . The possibility of performing voltage-second decoupling without the presence of a closed circuit of negative feedback allows us to significantly improve the alignment accuracy, without the risk of self-excitation. In addition, the implementation of the volt-second alignment without the use of a current sensor, made on the basis of a multiwinding transformer, allows one to perform almost the entire stabilizer, with the exception of the output transformer, in the integral version. At the same time, the exclusion of the electromagnetic element involved in the regulation process, to a significant extent, removes the restrictions on increasing the conversion frequency. All noted allows to improve the quality of the output voltage, to reduce the mass-volumetric indicators and to simplify the constant voltage stabilizer.
Формула изобретени Стабилизатор посто нного напр жени , содержащий силовой блок, выполненный на базе инвертора с первым и - вторым ключевыми.элементами и выходным трансформатором, вторична об - мотка которого подключена к вьтр мите лю с фильтром, выходом подсоединенным к выводам дл подключени нагруз- ки, первична обмотка выходного трансформатора включена между выходами ключевых элементов, а ее средн точка, соединен-а. с одним из полюсов первичного источника напр жени , второй полюс которого соединен с входами ключевых элементов, управл клций блок, состо щий из задающего генератора , выход которого соединен с входом счетного триггера, выходами подключенного к первым входам первого и второго логических элементов И, выход которых соединены с управл ющими вхо- л,ами соответственно первого и второгоClaims of the invention A voltage stabilizer containing a power unit made on the basis of an inverter with the first and second key elements and an output transformer, the secondary winding of which is connected to the converter with a filter output connected to the terminals for connecting the load , the primary winding of the output transformer is connected between the outputs of the key elements, and its middle point is connected-a. with one of the poles of the primary voltage source, the second pole of which is connected to the inputs of key elements, the control unit consists of a master oscillator, the output of which is connected to the input of the counting trigger, the outputs connected to the first inputs of the first and second logic elements, And whose output connected to the control input, am, respectively, of the first and second
ключевых з:г(.)н, и бпок регул тора напр жени с иольт-пекундпЕам выравниванием , состо щий из первого и второго модул торов душтельности импульсов и первого и второго делителей напр жени из двух -резисторов каз5(р,ый. средние точки которых соединены с первыми входами соответственно -первого и второго модул торов длительности импульсов, а выводы одного из резисторов первого и второго делителей напр жени соединены между собой н с выходом усилител сигнала ошибки, одним входом подкгшченного к одному из выводов дл подключени нагрузки, а вторым входом - к выходу источника опорного напр жени , вторые входы первого и второго Модул торов длительности импульсов соединены с выходом задающего генератора, а их выходы соединены с вторыми входами соответственно второго и первого логических элементов И, отличающийс тем, что, с целью улучшени качества выходного напр жени путем увеличени точности вольт-секундного выравнивани полуперй одов при одновременном увеличении устойчивости, в него введены два логических элемента ИЛИ-НЕ, два логических элемента ИЛИ, четьфе аналоговых ключа, четыре фильтра нижних частот, два инвертирующих усилител , а к средним точкам делителей напр жени подключены дополнительно по одному резистору, выходы первого и второго ключевых элементов соединены с входами соответственно первого и второго аналоговых ключей и первыми входами соответственно первого и второго логических элементов ИЛИ-НЕ, вторые входы которых, а также первые входы первого и второго логических элементов ИЛИ соединены с управл ющими входами соответственно первого и второго ключевых элементов, вторые входы первого и второго логических элементов ШШ соединены с выходами соответственно первого и второго логических элементов ИЛИ-НЕ и с управл ю1цими входами соответственно третьего и четвертого аналоговых ключей, которых соединены со средней точкой первичной обмотки выходного трансформатора , выходы первого и второго логических элементов ИЛИ соединены с управл ющими входами соответственно первого и второго аналоговых ключей, выходы леового, второго, третьего и четверто 161055810key g: r (.) n, and bpok voltage regulator with volt-pekundEam alignment, consisting of the first and second pulse modulators and first and second voltage dividers of two resistors kaz5 (p, nd. which are connected to the first inputs of the first and second pulse width modulators respectively, and the terminals of one of the resistors of the first and second voltage dividers are interconnected n with the output of the error signal amplifier, one input podggshchennogo to one of the terminals for connecting the load and the second input to the output of the reference voltage source, the second inputs of the first and second pulse width modulators are connected to the output of the master oscillator, and their outputs are connected to the second inputs of the second and first logic elements AND, respectively, in order to improve the quality of the output voltage by increasing the accuracy of the volt-second leveling of the semi-peri odes while simultaneously increasing the stability, two OR-NOT gates, two OR gates, and an analog output switches, four low-pass filters, two inverting amplifiers, and one resistor are connected to the middle points of the voltage dividers, the outputs of the first and second key elements are connected to the inputs of the first and second analog switches, respectively, and the first inputs of the first and second logical elements OR, respectively - NOT, the second inputs of which, as well as the first inputs of the first and second logical elements OR are connected to the control inputs of the first and second key elements, respectively, the second input the first and second logical elements SHS are connected to the outputs of the first and second logical elements OR NOT and, respectively, with the control inputs of the third and fourth analog switches, respectively, which are connected to the midpoint of the primary winding of the output transformer; the outputs of the first and second logical elements OR are connected to the first and second analog switches, respectively, the inputs of the le, second, third and fourth 161055810
го ан члоговых ключей соединены с йхо-вторых резисторов соответственноof the two analog keys are connected to ykho-second resistors respectively
дами соответственно первого, второго,первого и второго делителей напр жетретьего и четвертого фильтров нижнихнил, а вьосоды третьего и четвертогоdami, respectively, the first, second, first and second dividers of the third and fourth filters of the bottom, and the third and fourth
частот, выходь, первого и второгоф,„ьтров нижних частот соедш.еГсFrequencies, output, first and second
Фильтров нижних частот соединены с , введенных третьих рёзистовходами соответственно первого и вто-ров соответственно первого и второрого инвертируюпщх усилителей, делителей напр жени , ходы которых соединены с выводамиThe low-pass filters are connected with, inputted by the third resistive inputs of the first and second respectively of the first and second inverting amplifiers, voltage dividers, whose passages are connected to the terminals
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884483679A SU1610558A1 (en) | 1988-07-11 | 1988-07-11 | D.c. voltage stabilizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU884483679A SU1610558A1 (en) | 1988-07-11 | 1988-07-11 | D.c. voltage stabilizer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1610558A1 true SU1610558A1 (en) | 1990-11-30 |
Family
ID=21399727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU884483679A SU1610558A1 (en) | 1988-07-11 | 1988-07-11 | D.c. voltage stabilizer |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1610558A1 (en) |
-
1988
- 1988-07-11 SU SU884483679A patent/SU1610558A1/en active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 649108, кло И 02 М 3/28, 1979. Авторское свидетельство СССР № 661528, кл. Н 02 М 3/335, 1979. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS54152846A (en) | Pulse duration modulating signal amplifier circuit | |
| US4484145A (en) | Pulse width modulated power amplifier | |
| KR870001709A (en) | D / A Converter | |
| SU1610558A1 (en) | D.c. voltage stabilizer | |
| SU1013977A1 (en) | Time-pulse multiplication device (its versions) | |
| JPS55123226A (en) | Switched capacitor filter | |
| SU845145A1 (en) | Ac voltage stabilizer | |
| SU1598111A1 (en) | Multichannel d.c. voltage amplifier | |
| SU840747A1 (en) | Pulse converter load current sensor | |
| JP2726513B2 (en) | Tone generation circuit | |
| SU1515357A1 (en) | Amplitude selector | |
| JPH05275995A (en) | Feedback type pulse width modulating circuit | |
| SU966826A1 (en) | Stabilized dc voltage converter | |
| EP0142171B1 (en) | Frequency comparing circuit | |
| KR950002301B1 (en) | A/d converter | |
| SU811434A1 (en) | Device for control of converter thyristors | |
| SU1584074A1 (en) | Device for temperature stabilization | |
| SU1203695A1 (en) | Pulse-width modulator | |
| SU871082A1 (en) | Current to voltage converter | |
| SU1557648A1 (en) | Stabilizing dc voltage converter | |
| SU682996A1 (en) | D-c amplifier | |
| SU530446A1 (en) | Multi-channel strain gauge with time-pulse modulation of output signals | |
| JPS6012332Y2 (en) | isolation amplifier | |
| SU1193771A1 (en) | Amplifying device | |
| SU632084A1 (en) | Voltage-to-time interval converter |