SU1610558A1 - Стабилизатор посто нного напр жени - Google Patents
Стабилизатор посто нного напр жени Download PDFInfo
- Publication number
- SU1610558A1 SU1610558A1 SU884483679A SU4483679A SU1610558A1 SU 1610558 A1 SU1610558 A1 SU 1610558A1 SU 884483679 A SU884483679 A SU 884483679A SU 4483679 A SU4483679 A SU 4483679A SU 1610558 A1 SU1610558 A1 SU 1610558A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- outputs
- voltage
- elements
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Изобретение относитс к электротехнике и может быть использовано при создании вторичных источников электропитани . Цель изобретени - улучшение качества выходного напр жени путем увеличени точности вольт-секундного выравнивани полупериодов при одновременном увеличении устойчивости. Стабилизатор содержит ключевые элементы 2,3 с выходным трансформатором 4, управл ющий блок 16, блок 23 регул тора напр жени с вольт-секундным выравниванием, логические элементы 32-39. В состав блока 23 вход т модул торы 24,25 длительности импульсов, на одном из входов которого осуществл етс алгебраическое суммирование сигнала ошибки, сигнала, пропорционально вольт-секундной площади напр жени на первичной обмотке трансформатора 4 за врем задержки ключевого элемента 2 (3) без учета пр мого падени напр жени на нем, и сигнала, пропорционального вольт-секундной площади пр мого падени напр жени на элементе (3) с обратным знаком. 1 ил.
Description
Изобретение относитс к электротех нике, в частности к преобразовательной технике, и может быть использовано при создании вторичных источни- ков электропитани аппаратуры различ- ного назначени
Цель изобретени - улучшение качества выходного напр жени путем увеличени точности вольт-секундного :выравнивани полупериодов при одно- временном увеличении устойчивости
На чертеже представлена схема стабилизатора посто нного напр жени .
Стабилизатор состоит из силового блока 1, выполненного на базе инвертора с ключевыми элементами 2 и 3 :и выходным трансформатором 4, вторична обмотка 5 которого подключена к выпр мителю с фильтром 6, выходом подключенного к вьшодам 7 дл подсоеди нени нагрузки. Первична обмотка 8 выходного трансформатора включена между выходами 9 и 10 ключевых эле- ментов 2 и 3. а ее средн точка 11 соединена с одним из полюсов 12 , первичного источника напр жени , второй полюс 13 которого соединен с входами 14 и 15 ключевых элементов 2 и 3. Управл ющий блок 16, вход щий в состав стабилизатора напр жени , состоит из задающего генератора 17. выход которого соединение входом счетного триггера 18, выходами подключенного к первым входам первого 19 и второго 20 логических элементов И, выходы которых соединены с управл ющими входами 21 и 22 ключевых элементов 2 и 3. Блок 23 регул тора напр жени с вольт-секундным вьфавнивани- ем, вход щий в состав стабилизатора посто нного напр жени состоит из двух модул торов 24 и 25 длительности импульсов и двух делителей напр 5
0
5
0
5
0
5
0
5
жени , каждый из которых состоит из резисторов 26, 27 и 28, 29, точки соединени которых соединены с первыми входами модул торов 24 и 25 длительности импульсов. Выводы резисторов 26 и 28 соединены между собой и с выходом усилител 30 сигнала ошибки, одним из входов подключенного к одному из выводов 7 дл подключени нагрузки, а другим входом подключенного к выходу источника 31 опорного напр жени . Вторые входы модул торов 24,25 длительности импульсов соединены с выходом задающего генератора 17, а их выходы соединены с вторыми входами логических элементов И 20 . и 19 соответственно.
Кроме того, стабилизатор посто нного напр жени содержит два логических элемента ИЛИ-НЕ 32 и 33, два логических элемента ИЛИ 34 и 35, четыре аналоговых ключа 36 - 39, четыре фильтра 40 - 43 нижних частот и два инвертирующих усилител 44, 45. К средним ТОЧКЙ.М делителей напр жени дополнительно подключено по одному резистору 46 и 47. Выходы 9 и 10 ключевых элементов 2 и 3 соединены с входами аналоговых ключей 38 и 39 и с первыми входами логических элементов ИЛИ-НЕ 32 и 33 соответственно . Вторые входы логических элементов ИЛИ-НЕ 32 и 33, а также первые входы логических элементов ИЛИ 34 и
35соединены с управл ющими входами 21 и 22 ключевых элементов 2 и 3 соответственно . Вторые входы логических элементов ИЛИ 34 и 35 соединены с выходами логических элементов ИЛИ-НЕ 32 и 33 и с управл ющими входами аналоговых ключей 36 и 37 соответственно . Входы аналоговых ключей
36и 37 соединены со средней точкой 11 первичной обмотки 8 выходного
s
грП1К ()11;)М,тг с па . I (..ixo;U i лш-цческих ).е. 1U1H ЗА и 35 соединены с уиравл ю1 1ими входами аналоговых кпю- чей 38 и 39 соответственно. Выходы аналоговых ключей 36 - 39 соединены с входами фильтров 42-41 нижних частот соответственно. Выходы фильтров 40 и 41 нижних частот соединены с входами инвертирующих делителей 44 и 45 соответственно. Выходы фильтров 42 и 43 нижних частот соединены с выводами резисторов 46 и 47 соответственно Выходы инвертирующих делителей 44 и 45 соединены с выводами резисторов 27 и 29 соответственно.
Стабилизатор посто нного напр жени работает следуюищм образом.
При взшючении стабршизатора импульсы с удвоенной частотой преобразовани с задающего генератора 17 поступают на счетный вход триггера 18 и на вторые входы модул торов 24 и 25 длительности импульсов. С выходов триггера 18 пр моугольные симметричные импульсы поступают на первые входы элементов И 19, 20, которые управл ют ключевыми элементами 2 и 3. Выходное напр жение стабилизатора сравниваетс с опорным с выхода источника 31 опорного напр жени и усиливаетс усилителем 30 сигнала ошибки. Усиленный сигнал ошибки поступает в точку соединени резисторов 26 и 28. Сигналы с управл ющего входа 21(22) и выхода 9(10) ключевого элемента 2(3) подаютс на входы элемента ИЛИ-НЕ 32 (33) S который формирует сигнал, по длительности равный времени задержки ключевого элемента 2(3). С выхода элемента ИЛИ-НЕ 32 (33) этот сигнал поступает на управл юпщй вход аналогового ключа 36 (37), на вход которого подаетс напр жение первичного источника с полюса 12, На выходе аналогового ключа 36 (37) формируетс после- доватепьность импульсов, вольт-секундна площадь каждого из которых равна вольт- секундной площади, прило- .женной к полуобмотке первичной обмотк 8 трансформатора 4 за врем задержки ключевого элемента 2(3). С выхода аналогового ключа 36 (37) последовательность импульсов подаетс на вход фильтра 42 (43) нижних частот., Б котором происходит выделение посто нной составл ющей, значение ко- орой пропорционально вольт-секундной площади j, приложенной к полуобмот
и О ьЧ
КС первичной nC MoiKH 8 j-pnH :il ip b4ro- ра 4 за врем задержки Kjuo4(nor(j элемеига 2 (ГО. С выход фи;-,ьгрл 42
(43) нижних aCTOT ЗГОТ ПОД,1еТс на резистор 46 (47). Элемент ИШ 34 ( 35), на входы которого по - даютс сигнал с управл ющего Влода 21 (22) ключевого элемента 2 (3) к
Q сигнал с выхода элемента 32 (33) . форьшрует импульсы, рапь ые по длительности сумме /шительносте управл ющего импульса и времени задержки ключевого злрмгнта 2 (3).
J5 Эти импульсы подаютс на управл ющий вход аналогового ключа 38 (39). На выходе аналогового ключа 38 (39) формируетс последовательность импульсов , вольт-секундна площадь KaTjgL o20 го VI3 которых равна вольт-секундной пло1цади пр мого паддени напр жени на ключевом элементе 2 (3) за все врем его открытого состо ни (с учетом времени задержки). С выхода аналого25 вого ключа 38 (39) последовательность импульсов поступает на вход фильтра 40 (41) нижних частот, в котором происходит выделение посто нной составл ющей , значение которой пропор30 ционально вольт-секундной площади пр мого падани напр жени на ключевом элементе 2 (3) за все врем его открытого состо ни , С выхода фи.пьтра 40 (41) нижних частот сигнал подаетс на вход инвертирующего усилителк 44 (45). Сигнал, по абсолютному 3H. j- чению пропорциональный вольт-секундной площади пр мого паде({и напр жени на ключевом элементе 2 (3) за
4Q все врем его открытого состо ни
(но знак его изменен на противоположный ), подаетс на резистор 27 (29).
Резисторы 26, 27, 46 (28, 29, 47) подключенные к второму входу модул 45 тора 24 (25) длительности импульсов, совместно с последним образуют матор аналоговых сигналов, з котором происходит алгебраичес ;ое c,миpoвa- ние сигнала ошибки, сигнала, пропор50 ционального вольт-секундной Г1лощади, приложенной- к первичной обмотка 8 трансформатора 4 за врем задержки ключевого элемента 2 (3) бег учета пр мого падени напр жени Tia нем, и
55 сигнала, пропорционального вольт-секундной площади пр мого падени напр жени на ключевом ri.e ipirre 2(3) с обратным знаком. Таким оОрззом, модул тор 24 (25) дпита-п.нос i и импуль35
сов вырабатывает импульсы, длительность которых пропорциональна алгеб- раической с умые указанн1,1х выше сигналов .
Модул тор 24 длительности импульсов через элемент И 20 управл ет ключевым элементом 3, а модул тор 25 длительности импульсов через элемент И 19 - ключевым элементом 2, в резул
1:тате чего происходит вольт-секунд нее выравнивание.
Возможность осуществлени вольт- секундного вьшавнивани без наличи замкнутой цепи отрицательной обрат- ной св зи позвол ет значительно повысить точность выравнивани , не опаса сь возникновени самовозбуждени . Кроме того, осуществление вольт-секундного выравнивани без использова - ни датчика тока, выполненного на основе многообмоточного трансформатора , позвол ет выполнить практически весь стабилизатор, за исключением - выходного трансформатора, в интег- ральном исполнении. Одновременно с этим исключение электромагнитного элемента участвующего в процессе регулировани , в, значительной мере снимает ограничени по увеличению частоты преобразовани . Все отмеченное позвол ет улучшить качество выходного напр жени , уменьшить массо объемные показатели и упростить ста- билизатор посто нного напр жени .
Формула изобретени Стабилизатор посто нного напр жени , содержащий силовой блок, выполненный на базе инвертора с первым и - вторым ключевыми.элементами и выходным трансформатором, вторична об - мотка которого подключена к вьтр мите лю с фильтром, выходом подсоединенным к выводам дл подключени нагруз- ки, первична обмотка выходного трансформатора включена между выходами ключевых элементов, а ее средн точка, соединен-а. с одним из полюсов первичного источника напр жени , второй полюс которого соединен с входами ключевых элементов, управл клций блок, состо щий из задающего генератора , выход которого соединен с входом счетного триггера, выходами подключенного к первым входам первого и второго логических элементов И, выход которых соединены с управл ющими вхо- л,ами соответственно первого и второго
ключевых з:г(.)н, и бпок регул тора напр жени с иольт-пекундпЕам выравниванием , состо щий из первого и второго модул торов душтельности импульсов и первого и второго делителей напр жени из двух -резисторов каз5(р,ый. средние точки которых соединены с первыми входами соответственно -первого и второго модул торов длительности импульсов, а выводы одного из резисторов первого и второго делителей напр жени соединены между собой н с выходом усилител сигнала ошибки, одним входом подкгшченного к одному из выводов дл подключени нагрузки, а вторым входом - к выходу источника опорного напр жени , вторые входы первого и второго Модул торов длительности импульсов соединены с выходом задающего генератора, а их выходы соединены с вторыми входами соответственно второго и первого логических элементов И, отличающийс тем, что, с целью улучшени качества выходного напр жени путем увеличени точности вольт-секундного выравнивани полуперй одов при одновременном увеличении устойчивости, в него введены два логических элемента ИЛИ-НЕ, два логических элемента ИЛИ, четьфе аналоговых ключа, четыре фильтра нижних частот, два инвертирующих усилител , а к средним точкам делителей напр жени подключены дополнительно по одному резистору, выходы первого и второго ключевых элементов соединены с входами соответственно первого и второго аналоговых ключей и первыми входами соответственно первого и второго логических элементов ИЛИ-НЕ, вторые входы которых, а также первые входы первого и второго логических элементов ИЛИ соединены с управл ющими входами соответственно первого и второго ключевых элементов, вторые входы первого и второго логических элементов ШШ соединены с выходами соответственно первого и второго логических элементов ИЛИ-НЕ и с управл ю1цими входами соответственно третьего и четвертого аналоговых ключей, которых соединены со средней точкой первичной обмотки выходного трансформатора , выходы первого и второго логических элементов ИЛИ соединены с управл ющими входами соответственно первого и второго аналоговых ключей, выходы леового, второго, третьего и четверто 161055810
го ан члоговых ключей соединены с йхо-вторых резисторов соответственно
дами соответственно первого, второго,первого и второго делителей напр жетретьего и четвертого фильтров нижнихнил, а вьосоды третьего и четвертого
частот, выходь, первого и второгоф,„ьтров нижних частот соедш.еГс
Фильтров нижних частот соединены с , введенных третьих рёзистовходами соответственно первого и вто-ров соответственно первого и второрого инвертируюпщх усилителей, делителей напр жени , ходы которых соединены с выводами
Claims (1)
- Формула изобретенияСтабилизатор постоянного напряжения, содержащий силовой блок, выполненный на базе инвертора с первым и . до вторым ключевыми.элементами и выходным трансформатором, вторичная об мотка которого подключена к выпрямителю с фильтром, выходом подсоединенным к выводам для подключения нагруз- 45 ки, первичная обмотка выходного трансформатора включена между выходами ключевых элементов, а ее средняя точка, соединена.с одним из полюсов первичного источника напряжения, второй полюс которого соединен с входами ключевых элементов, управляющий блок, состоящий из задающего генератора, выход которого соединен с входом счетного триггера, выходами подключенного к первым входам первого и второго логических элементов И, выходы которых соединены с управляющими входами соответственно первого и второго ключевых элементов, и бпок регулятора напряжения с вольт-секундным выравниванием, состоящий из первого и второго модуляторов длительности импульсов и первого и второго делителей напряжения из двух резисторов каждый, средние точки которых соединены с первыми входами соответственно первого и второго модуляторов длительности импульсов, а выводы одного из резисте ров первого и второго делителей напряжения соединены между собой и с выходом усилителя сигнала ошибки, одним входом подключенного к одному из . выводов для подключения нагрузки, а вторым входом - к выходу источника опорного напряжения, вторые входы первого .и второго Модуляторов длительности импульсов соединены с выходом задающего генератора, а их выходы соединены с вторыми входами соответственно второго и первого логических элементов И, отличающийся тем, что, с целью улучшения качества выходного напряжения путем увеличения точности вольт-секундного выравнивания полуперйодов при одновременном увеличении устойчивости, в него введены два логических элемента ИЛИ-НЕ, два логических элемента ИЛИ, четыре аналоговых ключа, четыре фильтра нижних частот, два инвертирующих усилителя, а к средним точкам делителей напряжения подключены дополнительно по одному резистору, выходы первого и второго ключевых элементов соединены с входами соответственно первого и второго аналоговых ключей и первыми входами соответственно первого и второго логических элементов ИЛИ-HE, вторые входы которых, а также первые входы первого и второго логических элементов ИЛИ соединены с управляющими входами соответственно первого и второго ключевых элементов, вторые входы первого и второго логических элементов ИЛИ соединены с выходами соответственно первого и второго логических элементов ИЛИ-HE и с управляющими входами соответственно третьего и четвертого аналоговых ключей, в^оды которых соединены со средней точкой первичной обмотки выходного трансформатора, выходы первого и второго логичес ких элементов ИЛИ соединены с управляющими входами соответственно первого и второго аналоговых ключей, выхода лепвого, второго, третьего и четверто1610558 < 9 го аналоговых ключей соединены с Входами соответственно первого, второго, третьего и четвертого фильтров нижних частот, выходы первого и второго фильтров нижних частот соединены с входами соответственно первого и второго инвертирующих усилителей, выходы которых соединены с выводами вторых резисторов соответственно первого и второго делителей напряже ния, а выходы третьего и четвертого 5 фильтров нифних частот соединены с выводами введенных третьих резисторов соответственно первого и второ го делителей напряжения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483679A SU1610558A1 (ru) | 1988-07-11 | 1988-07-11 | Стабилизатор посто нного напр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884483679A SU1610558A1 (ru) | 1988-07-11 | 1988-07-11 | Стабилизатор посто нного напр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1610558A1 true SU1610558A1 (ru) | 1990-11-30 |
Family
ID=21399727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884483679A SU1610558A1 (ru) | 1988-07-11 | 1988-07-11 | Стабилизатор посто нного напр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1610558A1 (ru) |
-
1988
- 1988-07-11 SU SU884483679A patent/SU1610558A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 649108, кло И 02 М 3/28, 1979. Авторское свидетельство СССР № 661528, кл. Н 02 М 3/335, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870001709A (ko) | D/a 변환기 | |
SU1610558A1 (ru) | Стабилизатор посто нного напр жени | |
EP0067825A1 (en) | PULSE WIDTH MODULATED POWER AMPLIFIER. | |
JPS6454270A (en) | Integration type multi-phase wattmeter | |
SU1013977A1 (ru) | Врем -импульсное множительное устройство (его варианты) | |
SU1598111A1 (ru) | Многоканальный усилитель посто нного напр жени | |
SU840747A1 (ru) | Датчик тока нагрузки импульсногопРЕОбРАзОВАТЕл ,ВыпОлНЕННОгО пО MOC-ТОВОй CXEME | |
JP2726513B2 (ja) | トーン発生回路 | |
SU1515357A1 (ru) | Амплитудный селектор | |
SU1231517A1 (ru) | Устройство дл вычислени функции @ | |
SU966826A1 (ru) | Стабилизированный преобразователь посто нного напр жени | |
EP0142171B1 (en) | Frequency comparing circuit | |
KR950002301B1 (ko) | 디지탈/아날로그 변환기 | |
SU811434A1 (ru) | Устройство дл управлени тиристорамипРЕОбРАзОВАТЕл | |
SU1584074A1 (ru) | Устройство температурной стабилизации | |
SU1203695A1 (ru) | Широтно-импульсный модул тор | |
SU871082A1 (ru) | Преобразователь ток-напр жение | |
SU1226424A1 (ru) | Фазорегул тор | |
SU1046930A2 (ru) | Интегрирующий преобразователь напр жени в интервал времени | |
SU1557648A1 (ru) | Стабилизирующий конвертор напр жени посто нного тока | |
SU930663A1 (ru) | Преобразователь напр жени в частоту | |
SU530446A1 (ru) | Многоканальный тензопреобразователь с врем -импульсной модул цией выходных сигналов | |
JPS6012332Y2 (ja) | アイソレ−シヨン・アンプ | |
SU1193771A1 (ru) | Усилительное устройство | |
SU632084A1 (ru) | Преобразователь напр жени в интервал времени |