SU1598147A1 - Коммутатор - Google Patents

Abstract

Изобретение относитс  к контрольно-измерительной технике и может быть использовано в устройствах коммутации автоматизированных измерительных систем (АИС). Коммутатор содержит два регистра 4 и 5, блок 6 элементов И, блок 7 электронных ключей, блок 8 датчиков тока, блок 9 реле, блок 11 компараторов тока, D-триггер 14 и соответствующие шины. Цель изобретени  - повышение надежности - достигаетс  путем предотвращени  неправильных коммутаций при неисправност х в цеп х управлени  электромагнитных реле за счет использовани  D-триггера 14, выходной сигнал которого блокирует прохождение информационных сигналов на входы блока 7 электронных ключей через блок 6 элементов И, а также за счет обеспечени  возможности идентификации неисправных цепей управлени  по выходным сигналам третьего регистра 16, на информационные выходы которого поступают выходные сигналы блока 12 поразр дного сравнени , а на тактовый вход - задержанный сигнал "записи". 1 ил.

Description

Изобретение относитс  к контрольно- измерительной технике и может быть использовано в устройствах коммутации автоматизированных измерительных систем (АИ С).

С целью повышени  достоверности результатов измерени  и исключени  возможности вывода из стро  устройств АИС в устройствах коммутации АИС вводитс  самоконтроль .

Цель изобретени  - повышение надежности функционировани  устройства путем предотвращени  неправильных коммутаций при неисправност х в схеме управлени  электромагнитных реле путем запрета включени  реле, а также за счет обеспечени  возможности идентификации цепей управлени , в которых возник отказ.

На чертеже представлена блок-схема устройства.

Коммутатор содержит входную шину 1 данных, входную шину 2 записи, входную шину 3 предустановки, первый регистр 4, второй регистр 5, блок 6 элементов И, блок

7 электронных ключей, блок 8 датчиков тока-, блок 9 реле, шину 10 питани , блок 11 компараторов тока, блок 12 поразр дного сравнени , элемент ИЛИ 13, D-триггер 14, блок

15задержки, третий регистр 16, входную шину 17 Отключение блокировки, выходную шину 18 Отказ исходного состо ни , выходную шину 19 Отказ, выходную шину 20 данных, причем входные шины соединены с соответствующими входами первого регистра, блок ключей подключен через блок реле к блоку датчиков тока, соединенным с блоком компараторов тока, выходы которого соединены с вторыми входами блока поразр дного сравнени .

Коммутатор работает следующим образом .

В исходном состо нии, после подачи сигнала предустановки на входную шину предустановки, первый 4, второй 5 и третий

16регистры, а также D-триггер 14 наход тс  в исходном нулевом состо нии, Блок 7 электронных ключей, соответственно блок 11, а также блок 9 реле наход тс  в выключенном состо нии. Следовательно, при нор- мальной работе схемы на выходах элементов блока 12 поразр дного сравнени  и соответственно на выходе элемента ИЛИ 13 будут сигналы, соответствующие логическому О, если из-за неисправностей в схеме управлени  реле какой-либо электронный ключ будет включен, на соответствующем выходе блока 12 поразр дного сравнени  и соответственно на выходе элемента ИЛИ 13 и выходной шине 18 Отказ исходного состо ни  позвол етс  сиг нал , соответствующий логической 1, т.е. фиксируетс  отказ исходного состо ни .

Дл  включени  каких-либо реле в блоке 9 реле соответствующий кодированный сиг- 5 нал (в разр дах, соответствующих включаемым реле, сигнал соответствует логической Г) подаетс  на входную шину 1 данных, а сопровождающий его синхронизирующий сигнал - на входную шину 2 записи. При 10 этом кодированный сигнал, соответствующий включению заданных реле, записываетс  в первый 4 и второй 5 регистры, что вызывает включение соответствующих электронных ключей блока 7 и соответст- 15 венно токовых компараторов блока 11. На первые входы, а также с некоторой задержкой , определ емой инерционностью цепи, блока 7 электронных ключей, блока 8 датчиков тока, блока 9 реле (в основном опреде- 20 л емой используемыми реле), на вторые входы блока 12 поразр дного сравнени  поступают сигналы, соответствующие входному кодированному сигналу и включаемым реле, т.е. сработавшим компараторам 25 блока 11. При их совпадении на всех выходах блока 12 поразр дного сравнени , а также на выходе элемента ИЛ И 13 сохран ютс  сигналы, соответствующие логическому О. Сигнал записи, пройд  через блок 15 задер- 30 жки, поступает на тактовые входы третьего регистра 16 и триггера 14, обеспечива  фиксацию выходных сигналов блока 12 поразр дного сравнени  и элемента ИЛИ 13. При этом блок 15 задержки компенсирует 35 инерционность поступлени  сигнала на информационные входы третьего регистра 16 и триггера 14.

Ток срабатывани  токовых компараторов выбираетс  такой величины, чтобы их 40 срабатывание происходило при токе, меньшем токов срабатывани  реле (практически 0,5-0,7 тока срабатывани ), а величина задержки блока 15 задержки - несколько больше времени нарастани  тока в цепи 5 блока 8 датчиков тока до величины тока срабатывани  токовых компараторов (определ етс  используемыми реле).

В случае неисправности в цепи включе- . ни  какого-либо реле выходной сигнал бло- 0 ка 11 тактовых компараторов не будет соответствовать входному коду (выходному сигналу второго регистра 5). При этом, на соответствующем выходе блока 12 поразр дного сравнени  и соответственно на вы- 5 ходе элемента ИЛИ 1-3 по витс  сигнал, соответствующий логической 1. что и будет зафиксировано при поступлении задержанного в блоке 15 задержки сигнала записи на тактовые входы третьего регистра 16 и триггера 14, Сигнал низкого уровн  с

инверсного выхода D-триггера 14 запретит включение реле, поступа  на вторые входы блока 6 элементов И, Сигнал, соответствующий логической Г, с пр мого вы- хода D-триггера сообщит внешнему устройству о возникновении неисправности через выходную шину 19 Отказ, по выходному коду третьего регистра 16, поступающему на внешнюю шину 20 данных, идентифицируетс  неисправна  цепь ком- мутатора (неисправной цепи соответствует сигнал логическа  1).

Устройство практически реализовано по разработке АИС ,дл  проверки параметров генераторов импульсов, в блоке изме- рительного коммутатора программное управление блоком коммутатора осуществл етс  по микроэвм Электроника 60 через унифицированный приборный интерфейс КОП.

При практической реализации коммутатора первый 4, второй 5 и третий 16 регистры выполнены на микросхеме четырехразр дного регистра.

В качестве D-григгера 14 использован триггер К155ТМ2.

Блок 7 электронных ключей реализован на транзисторах транзисторной матрицы 1НТ251 по схеме электронного ключа с общим эмиттером. В блоке 6 элементов И ис- пользованы элементы 2 И-НЕ с открытым коллектором К155ЛА8.

Блок 8 датчиков тока и блок 11 выполнены на оптронах249ЛП 16. Блок 12 поразр дного сравнени  реализован на элементах исключающее ИЛИ микросхем К155ЛП5. а блок 15 задержки на одновибраторе 155АГЗ,

Второй вход предустановки в D-триггера 14 обеспечиваетс  использованием до- полнительного элемента 2 ИЛИ в цепи предустановки.

Claims (1)

1. Формула изобретени 

   Коммутатор, содержащий входную шину данных, входную шину записи, входную

   5 10

   15 20

   5

   0

   5

   0

   5

   шину предустановки, первый регистр, блок электронных ключей, блок датчиков тока, блок реле, шину питани , блок компараторов тока, выходную шину Отказ исходного состо ни  и выходную шину Отказ, причем входна  шина данных, входна  шина записи и входна  шина предустановки соединены с соответствующими входами первого регистра, блок электронных ключей подключен к последовательно соединенным шине питани , блоку реле и блоку датчиков тока, который подключен к входу блока компараторов тока, отличающий- с   тем, что, с целью повышени  надежности , в устройство дополнительно введены второй регистр, блок элементов И, блок поразр дного сравнени , элемент ИЛИ, D- триггер, блок задержки, третий регистр, входна  шина Отключение блокировки и выходна  шина данных, причем входы данных , записи и предустановки второго регистра соединены с соответствующими входами первого регистра, выходы которого соединены с первыми входами блока элементов И, вторые входы которого соединены с инверсным выходом D-триггера, а выходы - с входами блока электронных ключей , выходы второго регистра соединены с первыми входами блока поразр дного сравнени , вторые входы которого соединены с выходами блока компараторов тока, а выходы с соответствующими входами третьего регистра и элемента ИЛИ. выход которого соединен с выходной шиной Отказ исходного состо ни  и информационным входом D-триггера, тактовый вход которого соединен с тактовым входом третьего регистра и выходом блока задержки, вход которого соединен с входной шиной записи, входна  шина предустановки соединена с входами Г1редустановки третьего регистра и D-триггера , пр мой выход которого соединен с выходной шиной Отказ, а выходы третьего регистра соединены с выходной шиной данных , второй вход предустановки D-триггера соединен с входной шиной Отключение блокировки.