SU1597904A1 - Device for recording digital information - Google Patents
Device for recording digital information Download PDFInfo
- Publication number
- SU1597904A1 SU1597904A1 SU884499107A SU4499107A SU1597904A1 SU 1597904 A1 SU1597904 A1 SU 1597904A1 SU 884499107 A SU884499107 A SU 884499107A SU 4499107 A SU4499107 A SU 4499107A SU 1597904 A1 SU1597904 A1 SU 1597904A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- bits
- input
- digital information
- information
- Prior art date
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Изобретение касаетс магнитной записи, в частности устройств дл записи цифровой информации. Цель - упрощение конструкции. В устройстве перекодированию подвергаютс только три из восьми разр дов исходной информации (на два разр да меньше, чем в известном). При этом разр дность кодированной части также уменьшаетс до 4 разр дов вместо восьми. В результате существенно уменьшаетс объем посто нной пам ти и, следовательно, улучшаетс эксплуатационные характеристики (потребление электроэнергии, надежность). 1 ил.The invention relates to magnetic recording, in particular, devices for recording digital information. The goal is to simplify the design. In the device, only three of the eight bits of the source information are transcoded (two bits less than the known). At the same time, the coded part size is also reduced to 4 bits instead of eight. As a result, the amount of permanent memory is significantly reduced and, consequently, performance is improved (power consumption, reliability). 1 il.
Description
Изобретение относитс к области магнитной записи, а именно к устройствам дл записи цифровой информации.The invention relates to the field of magnetic recording, in particular to devices for recording digital information.
Цель изобретени - упрощение устройства .The purpose of the invention is to simplify the device.
На чертеже приведена функциональна схема устройства дл записи цифровой информации.The drawing shows a functional diagram of the device for recording digital information.
Устройство дл записи цифровой информации содержит блок 1 синхронизации и приема цифровой информации, первый и второй входы которого вл ютс входами устройства, на которые поступают соответственно сигнал цифровой информации и синхроимпульсы , поступающие также на первый вход первого элемента И первого элемента 2И-ИЛИ-2, а первый выход соединен с первыми входами второго элемента И первого 2 и второго 3 элементов 2И-ИЛИ, третий выход соединен с входом установки старших разр дов счетчика 5 и опроса блока 6 посто нной пам ти, часть информационных выходов соединена с входами установки.млад- ших разр дов счетчика 5 и адресным входом блока о посто нной пам ти, при этом выходы счетчика 5 соединены с входами элемента ИЛИ 7, выход которого соединен с вторыми входами второй и первой схем И первого и второго элементов 2И-ИЛИ 2 и 3 соответственно, а через элемент НЕ 8 - с первым входом элемента И 4 и вторыми входами первого и второго элементов И, первого 2 и второго 3 элементов 2И-ИЛИ соответственно, кроме того, выход первого элемента 2И-ИЛИ подключен к тактовым входам счетчика 5 и сдвигового регистра 9, а выход второго элемента 2И-ИЛИ соединен с выходом счетного триггера 10, к одному из плеч которого подсоединен, усилитель 11 записи, выход которого вл етс вторым выходом устройства, вход циклического переноса сдвигового регистра 9 соединен с выходом элемента И 4, выход подключен к второму входу элемента И 4 и первому входу первой схемы и второго элемента 2И-ИЛИ 3, а выход блоков 6 посто нной пам ти с входами установки старших разр дов сдвигового регистра 9 и, дослA device for recording digital information contains a block 1 of synchronization and reception of digital information, the first and second inputs of which are the inputs of the device, to which the digital information signal and clock pulses, respectively, also arrive at the first input of the first AND element of the first 2I-OR-2, and the first output is connected to the first inputs of the second element AND the first 2 and second 3 elements 2И-OR, the third output is connected to the installation input of the higher bits of the counter 5 and interrogation of the fixed memory block 6, part of the information on the outputs of the installation. The small bits of the counter 5 and the address input of the block are fixed memory; the outputs of the counter 5 are connected to the inputs of the OR element 7, the output of which is connected to the second inputs of the second and first circuits of the first and second elements 2I-OR 2 and 3, respectively, and through the element NOT 8 - with the first input of the element AND 4 and the second inputs of the first and second elements AND, the first 2 and second 3 elements 2И-OR respectively, in addition, the output of the first element 2И-OR connected to the clock inputs of the counter 5 and shift p The register 9, and the output of the second element 2I-OR is connected to the output of the counting trigger 10, to one of whose arms is connected, the recording amplifier 11, the output of which is the second output of the device, the cyclic transfer input of the shift register 9 is connected to the output of the And 4 element, the output connected to the second input of the AND 4 element and the first input of the first circuit and the second element 2I-OR 3, and the output of the fixed memory blocks 6 with the installation inputs of the higher bits of the shift register 9 and
со with
;&; &
полнительно, третий выход и оставша с часть информационных выходов блока 1 синхронизации и приема цифровой информации , в том числе и информационный выход , вл ющийс младшим разр дом в адрес опроса блока б посто нной пам ти, подключены к соответствуюш,им им входам установки младших разр дов сдвигового регистра 9.Moreover, the third output and the remaining part of the information outputs of the synchronization and reception of digital information block 1, including the information output that is the least significant bit to the address of the polling of the fixed memory block, are connected to the corresponding ones Dov shift register 9.
Устройство обеспечивает формирование сигнала записи с информационной емкостью 1,6 бит на минимальный период с возможностью осуш,ествлени как тактовой, так и групповой самосинхронизации сигнала воспроизведени . Функционально сигнал записи формируетс путем разбиени исходной информации на группы по восемь разр дов. Полученные группы подвергаютс преобразованию в дес тичные кодовые группы, из которых формируют сигнал записи по способу без возврата к нулю. В процессе преобразовани сначала по трем из восьми разр дов исходной информации формируют четырехразр дный базовый код, к которому добавл ют значени трех разр дов преобразуемого кода, включа в их число один из в начале использованных разр дов и приписыва на определенном месте кодовые «О и «1, затем осуществл ют циклический сдвиг в соответствии с кодовым значением оставшихс трех разр дов исходной информации, получа в результате дев тиразр дный код, из которого формируетс сигнал записи.The device provides the formation of a recording signal with an information capacity of 1.6 bits for a minimum period with the possibility of drying, including both clock and group self-synchronization of the playback signal. Functionally, the recording signal is formed by dividing the initial information into groups of eight bits. The resulting groups are converted to decimal code groups, of which the recording signal is formed by a non-zero method. In the process of conversion, first of three of the eight bits of the initial information, a four-bit basic code is formed, to which the values of the three bits of the code to be converted are added, including one of the bits at the beginning of the bits used and the code "O" 1, then cyclic shift is performed in accordance with the code value of the remaining three bits of the original information, resulting in a nine-bit code from which the write signal is formed.
Синхроимпульсы и сигналы информации, поступающие на входы блока 1 синхронизации и приема цифровой информации, обеспечивают также формирование импульсов тактовой и групповой синхронизации устройства (соответственно второй и третий выходы блока 1 синхронизации и приема цифровой информации) и параллельного восьмиразр дного кода исходной информации , выдаваемого одновременно с импульсом групповой синхронизации.The sync pulses and information signals, coming to the inputs of the synchronization and reception unit 1 of digital information, also provide for the generation of clock pulses and group synchronization pulses of the device (respectively, the second and third outputs of the synchronization unit 1 and reception of digital information) and the eight-bit parallel code of the initial information issued simultaneously with group synchronization pulse.
По импульсу групповой синхронизации обнул ютс два старших разр да счетчика 5, в три младших записываетс код первых трех разр дов исходной информации. Следующие три разр да (четвертый, п тый и шестой) записываютс соответственно во второй, третий и п тый разр ды сдвигового регистра 9. Кроме того, шестой разр д исходной информации с двум оставшимис (седьмой и восьмой) и импульсом групповой синхронизации поступают на входы опроса блока 6 посто нной пам ти , а код с его выхода записываетс в четыре старших разр да (6...9 разр ды) сдвигового регистра 9. В четвертый разр д сдвигового регистра 9 записываетс кодова единица, а младший разр д остаетс в нулевом состо нии. Коды, хранимые в блоке 6 посто нной пам ти с соответствующими адресами обращени , приведены в таблице .A group synchronization pulse sets two high-order bits of counter 5 to zero, and the code of the first three bits of the initial information is written to the three low-order bits. The next three bits (fourth, fifth, and sixth) are written to the second, third, and fifth bits of the shift register 9, respectively. In addition, the sixth bit of the original information with the two remaining (seventh and eighth) and group synchronization impulses is fed to the inputs interrogation of block 6 of the permanent memory, and the code from its output is recorded in the four most significant bits (6 ... 9 bits) of the shift register 9. In the fourth bit of the shift register 9, the code unit is recorded, and the least significant bit remains in zero condition. The codes stored in block 6 of the permanent memory with the corresponding addresses are listed in the table.
Теперь, поскольку старшие разр ды счетчика 5 обнулены, на выходе элемента ИЛИ 7 будет нулевой сигнал, а на выходе элемента НЕ 8 - сигнал «Ь. В результате элемент И 4, а также первый и второй элементы И соответственно первого 2 и второго 3 элементов 2И-ИЛИ будут открыты, а второй и первый элементы И соответст- 0 венно элементов 2И-ИЛИ будут закрыты. Таким образом на тактовый вход сдвигового регистра 9 через первый элемент 2И- ИЛИ 2 будет поступать синхросигнал с входа устройства, а через элемент 4 будет замкнута цепь циклического переноса сдвиго- 5 вого регистра 9. До момента переполнени младших разр дов счетчика 5 (от одного до восьми тактов) будет происходить циклический сдвиг кодов на сдвиговом регистре 9, а на выходе элемента ИЛИ 7 сохран етс нулевой сигнал. В этот же период времени через второй элемент И второго элемента 2И-ИЛИ 3 сигнал с второго (тактового) выхода блока 1 синхронизации и приема цифровой информации поступит на вход счетного триггера, что приведет, в конечном счете, к измене- нию сигнала на выходе усилител 11 записи .Now, since the high-order bits of counter 5 are zeroed, the output of the element OR 7 will be a zero signal, and the output of the element NO 8 will be the signal “b. As a result, the element AND 4, as well as the first and second elements AND, respectively, of the first 2 and second 3 elements 2I-OR will be open, and the second and first elements AND, respectively, 0 elements 2I-OR will be closed. Thus, the clock input of the shift register 9 will receive a sync signal from the device input through the first element 2I- OR 2, and element 4 will close the cyclic transfer circuit of the 5th shift register 9. Until the low bits of the counter 5 overflow (from one to eight clock cycles), a cyclic shift of the codes on the shift register 9 will occur, and the output of the element OR 7 is zero. In the same time period, the second element 2I-OR 3 will receive a signal from the second (clock) output of the synchronization unit 1 and receiving digital information to the input of the counting trigger, which will ultimately lead to a change in the signal at the amplifier output 11 entries.
Далее, как только в четвертом разр де счетчика 5 по витс сигнал «1, что соответствует переполнению трех младших раз- 40 р дов, по изменившемус сигналу с выхода элемента ИЛИ 7 в устройстве произойдут переключени , в результате чего элемент И 4. первый и второй элементы И соответственно первого 2 и второго 3 элементов 2И- ИЛИ закроютс , а второй и первый элементы 45 И тех же соответственно элементов откроютс . Теперь уже на тактовый вход сдвигового регистра 9 будут поступать тактовые импульсы с второго выхода блока 1 синхронизации и приема цифровой информации, цепь циклического переноса разомкнетс и кодовый сигнал с выхода сдвигового регистра 9 через второй элемент 2И-ИЛИ 3 будет поступать на счетный вход триггера 10, обеспечива тем самым формирование сигнала записи .Further, as soon as in the fourth discharge of counter 5, the signal “1” appears, which corresponds to the overflow of three lower orders, by the changed signal from the output of the element OR 7, the device will switch, resulting in the AND 4 element. The first and second elements AND, respectively, of the first 2 and second 3 elements 2I-OR will be closed, and the second and first elements 45 And of the same, respectively, elements will open. Now, the clock input of the shift register 9 will receive the clock pulses from the second output of the synchronization unit 1 and receive digital information, the cyclic transfer circuit will open and the code signal from the output of the shift register 9 through the second element 2I-OR 3 will be fed to the trigger input 10, thereby ensuring the formation of a recording signal.
5050
5555
Таким образом, в течение одного цикла работы схемы обеспечиваетс формирование сигнала записи с отношением интервалов времени между соседними переключени миThus, during one cycle of operation of the circuit, a recording signal is generated with a ratio of time intervals between adjacent switches
10ten
1:2:3:4 и информационной емкостью 1,6 рыми входами второго и первого элемен- бнт исходной информации на минимальный тов И первого и второго элементов 2И- период сигнала записи. При этом в каждомИЛИ соответственно, а через элемент НЕ - с1: 2: 3: 4 and information capacity of 1.6 ry inputs of the second and first elements of the initial information on the minimum And the first and second elements 2I - the period of the recording signal. In this case, in each OR, respectively, and through the element NOT - with
дес том (первом) такте работы в сигналепервым входом элемента И и вторыми вхозаписи будет об зательное переключение, что g дами первого и второго элементов И пер- обеспечивает возможность групповой синхро-вого и второго элементов 2И-ИЛИ соответственно , выход первого элемента 2И- ИЛИ подключен к тактовым входам счетчика и сдвигового регистра, выход -второго элемента 2И-ИЛИ - с входом счетного триггера, к одному из плеч которого подсоединен усилитель записи, выход которого вл етс вторым выходом устройства , вход циклического переноса сдвигового регистра соединен с выходом элеменио сигнал цифровой информации и синхро- та И, выход сдвигового регистра подклю- импульсы, поступающие также на первый чен к второму входу элемента И и первомуthe tenth (first) operation cycle in the signal input of the And element and the second record will necessarily switch, that g dami of the first and second element And the first provides group synchronization and second element 2И-OR, respectively, the output of the first element 2И-OR connected to the clock inputs of the counter and shift register, the output of the second element 2I-OR - with the input of the counting trigger, to one of the arms of which a recording amplifier is connected, the output of which is the second output of the device, cyclic transfer transfer input The needle register is connected to the output element of the digital information signal and the sync I, the output of the shift register is connected to the pulses that also come to the first input to the second input of the AND element and the first
входу первого элемента И второго элемента 2И-ИЛИ, а выходы блока посто нной пам ти - с входами установки старших разр дов сдвигового регистра, отличаювыми входами вторых элементов И перво- 20 щеес тем, что, с целью упрощени уст- го и второго элементов 2И-ИЛИ, третийройства, третий выход и оставша с частьthe input of the first element AND the second element 2I-OR, and the outputs of the block of permanent memory - with the installation inputs of the higher bits of the shift register, the distinctive inputs of the second elements AND AND the fact that, in order to simplify the initial and second elements 2I - OR, third parties, third exit and remaining part
информационных выходов блока синхронизации и приема цифровой информации, в том числе и информационный выход, вл выходов соединена с выхода ми установки ющийс младшим разр дом в адресе опро- младщих разр дов счетчика и адресным вхо-са блока посто нной пам ти, дополнительдом блока посто нной пам ти, при этомно соединены с соответствующими входавыходы счетчика соединены с входами эле-мн установки младших разр дов сдвиговомеита ИЛИ, выход которого соединен с вто-го регистра.the information outputs of the synchronization and reception of digital information, including the information output, the outputs are connected to the outputs of the lower-order bits in the address of the counter's past bits and the address input of the fixed memory block, in addition to the constant block memory, at the same time connected to the corresponding input outputs of the counter connected to the inputs of the ele-mn installation of the lower bits of the shift OR, the output of which is connected to the second register.
низации при воспроизведении.during playback.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884499107A SU1597904A1 (en) | 1988-10-28 | 1988-10-28 | Device for recording digital information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884499107A SU1597904A1 (en) | 1988-10-28 | 1988-10-28 | Device for recording digital information |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1597904A1 true SU1597904A1 (en) | 1990-10-07 |
Family
ID=21406326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884499107A SU1597904A1 (en) | 1988-10-28 | 1988-10-28 | Device for recording digital information |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1597904A1 (en) |
-
1988
- 1988-10-28 SU SU884499107A patent/SU1597904A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1157569, кл. G 11 В 5/09, 1985. Авторское свидетельство СССР № 1485305, кл. G 11 В 5/09, 26.11.87. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2019821A1 (en) | Signal conversion circuit | |
SU1597904A1 (en) | Device for recording digital information | |
SU1485305A1 (en) | Device for recording of digital information | |
SU443486A1 (en) | Decimal Pulse Counter | |
SU1302322A1 (en) | Device for generating internal memory test | |
SU1653169A1 (en) | Dibit signal transmission device | |
SU1249583A1 (en) | Buffer storage | |
SU1640827A1 (en) | Sequential code converter | |
SU1555826A1 (en) | Digital filter | |
SU1649480A1 (en) | Device for converting seismic information | |
SU1091347A1 (en) | Reversible pulse counter | |
SU1046927A1 (en) | Multichannel d-a converter | |
SU1059559A1 (en) | Device for implementing input of information from discrete-type transduers | |
RU1784963C (en) | Code translator from gray to parallel binary one | |
RU1775839C (en) | Frequency multiplicated digital shaper | |
SU1160561A1 (en) | Ternary forward-backward counter | |
SU1686464A1 (en) | Device for information searching | |
SU1683017A1 (en) | Modulo two check code generator | |
SU1319077A1 (en) | Storage | |
SU657435A1 (en) | K-digit pulse-phase adder | |
SU807492A1 (en) | Terniary reversible n-digit pulse counter | |
RU2009617C1 (en) | Clock synchronization unit | |
SU702530A1 (en) | Binary-decimal counter | |
SU1265975A1 (en) | Device for generating time intervals | |
SU822298A1 (en) | Device for monitoring fixed storage unit |