SU1594560A1

SU1594560A1 - Устройство дл моделировани системы св зи

Info

Publication number: SU1594560A1
Application number: SU884627299A
Authority: SU
Inventors: Игорь Константинович Вильдяев; Сергей Степанович Карпенко; Сергей Викторович Козелков; Николай Григорьевич Пархоменко
Original assignee: Войсковая Часть 32103
Priority date: 1988-12-24
Filing date: 1988-12-24
Publication date: 1990-09-23

Abstract

Изобретение относитс к специальным средствам вычислительной техники и предназначено дл моделировани различных режимов систем св зи в услови х измен ющейс помеховой обстановки. Цель изобретени - расширение функциональных возможностей устройства за счет учета текущего количества перезапросов сообщений. Данна цель достигаетс введением в устройство коммутатора, который обеспечивает дополнительно подсчет количества перезапросов сообщений и текущего количества перезапросов сообщений. 1 ил.

Description

Изобретение относитс к специальт Hbw средствам вычислительной техники и предназначено дл моделировани различных режимов систем св зи в услови х измен ющейс помеховой установки .

Цель изобретени - расширение функциональных возможностей за счет учета текущего количества перезапросов сообщений.

На чертеже представлена схема . устройства.

Устройство дл моделировани системы св зи содержит генератор 1 импульсов , переключатель 2, первый элемент ИЛИ 3, счетчик 4 адреса, первый элемент 5 задержки, посто нный запоминающий блок 6, первый блок 7 сравнени , третий элемент 8 задержки, второй элемент ИЛИ 9, генератор 10 псевдослу чайных чисел, дешифратор 11, регистр 12 сдвига, элемент И-ИЛИ 13,

счетчик 14 сообщений, счетчик 15 сообщений , переданных без перезапросаj второй элемент 16 задержки, второй блок 17 сравнени , блок 18 вычитани и коммутатор 19.

Устройство работает следующим образом .

В исходном состо нии в генераторе 10 псевдослучайных чисел установлен режим однократного формировани рав-. номерно распределенных случайных чи-. сет1 на заданном интервале K,L , в посто нное запоминающее устройство .6 записаны коды чисел, соответствующих верхним значени м каждого т-го отрезка, ,М, на которые разделен .интервал К,Ъ.При этом длина га-го отрезка пропорциональна веро тности по влени (т-1) ощибки в блоке (сообщении ) . На первый вход схемы 17 сравнени подключен код количества сообщений N. , которые необходимо

СП

со

4

сл

О)

анализировать. Через объединенные та товые и информационный входы ре- гиЬтра 12 сдвига в него записано ко- лиЦество Q| импульсов, характеризующее корректирующую способность кода, примен емого в моделируемой системе св зи.

Импульсом начальной установки сч;етчики 4, 14 и 15 и регистр 12 сдвига устанавливаютс в нулевое со|сто ние, а также запускаетс генера тоЬ 10 псевдослучайных импульсов, на вьюсоде которого формируетс первое сл учайное число, поступающее на вход сх|емы 7 сравнени .

), При замыкании переключател 2 на- Ч1 аетс работа устройства; тактовые ш пульсы с выхода генератора 1 по- ст|упают с интервалом на счетный вход сч|етчика 4, выходной код Q. которого в|л етс адресом чейки посто нного за|поминающего блока б, содержимое ко то|рой по сигналу тактового импульса пс|ступает на второй вход блока 7 ср|авнени . Через интервал времени, не1обходимьй дл срабатывани счетчика определ емый элементом 5 задержки , на управл ющие входы посто н Hciro запоминающего блока 6 и блока 7 сравнени поступает тактовый импульс

По тактовому импульсу с блоке 7 сравнени провер етс вьшолнение усл А В. При А В на выход схемы 7 сигнал не поступает.

: По следующему тактовому импульсу с вькода генератора 1 в счетчике 4 формируетс код следующего адреса, . происходит считывание кода числа , содержащегос в следующей чей- кф посто нного запоминающего блока 6 и его сравнение в схеме 7 с кодом того же псевдослучайного числа, установленного на выходе генератора 10.

Процедура формировани адресов Q и сравнени кодов осуществл етс до момента вьтолнени услови А В, при этом на выходе схемы 7 сравнени формируетс импульс, который поступает на счетный вход счетчика 14 и записьшаетс в нем и на управл ющий вход дешифратора 11, разреша в нем операцию дешифрации кода Q ., подключенного с выхода счетчика 4. При выполнении услови Q . Q на выход элемента И-ИЛИ 13 поступает импульс, который записьшаетс в счетчик 15.

Через интеррал времени дешифрации кода Q. в дешифраторе 11, определ емый элементом 8 задержки, на управ--.

л ющий вход генератора 10 поступает управл ющий импульс, формирующий новое случайное число Q. Этбт же импульс поступает на вход обнулени счетчика 4 и обнул ет его, подготовив

начало нового цикла формировани кодов в счетчике 4. При этом код числа N, записанный в счетчике 14, по управл ющему импульсу с выхода элемента 16 задержки считьшаетс на вход

схемы 17 сравнени ; при выполнении услови N N с на выходе схемы 17 форьшруетс импульс, поступающий на управл ющий вход коммутатора 19. Импульс от элемента 16 задержки поступает также на вход разрешени вычитани блока 18 вычитани . В нем осуществл етс вычитание кодов, сформированных в счетчиках 14 и 15 -4N N - N (О ). По управл ю-

щему импульсу, поступающему на управл ющий вход коммутатора 19, на выходе последнего формируетс количество перезапросов ЛЫ N - N, при отсутствии управл ющего импульса на

Другом выходе коммутатора формируетс текущее количество перезапросов сообщений /JN. Следовательно, на выг ходах устройства дл моделировани системы св зи получаютс результаты

анализа сообщений: на выходе счетчи- .ка 14 - код исходного числа сообщений , на первом выходе коммутатора 19 кодЛМ количества перезапросов, на втором выходе коммутатора 19 - код

текущее количество перезапросов , а на выходе счетчика 15 - код количества сообщений N, переданных по каналу св зи без перезапросов при заданной корректирующей способности кода Q.

Claims

Формула изобретени

Устройство дл моделировани сис- темы св зи, содержащее генератор импульсов , счетчик адреса, счетчик сообщений, переданных без перезапроса , посто нный запоминающий блок, первый и второй блоки сравнени , генератор псевдослучайных чисел, дешифратор , регистр сдвига, элемент И-ИЛИ, первый, второй и третий элементы задержки, первый и второй элементы ИЛИ, блок вычитани , выход

генератора импульсов через переклю- чатель соединен со счетным входом счетчика адреса и входом первого элемента задержки, входы обнулени счетчика сообщений, переданных без пере запроса, и регистра сдвига, первые входы первого и второго элементов ИШ1 объединены и подключены к входу начальной установки устройства, при этом разр дные выходы счетчика адреса соединены соответственно с информационными входами дешифратора и адресными входами посто нного запоминающего блока, выход первого элемента задержки подключен к входу считывани посто нного запоминающего блока и входу ра-зрешени сравнени первого блока сравнени , первый и второй информационный входы которого соединены соответственно с выходом генератора псевдослучайных чисел и с выходом посто нного запоминающего блока, выход первого блока сравнет НИН соединен с управл ющим входом дешифратора, счетным входом счетчика сообщений и входами второго и третьего элементов задержки, выход второго элемента задержки соединен с входом разрешени сравнени второго блока сравнени , выход третьего элемента задержки подключен к первым входам первого и второго элементов ИДИ, выход второго элемента ИЛИ соединен с входом запуска генератора псевдослучайных чисел, а выход первого элемента ИЛИ - с входом обнулени счетчика адреса первый вход ,второго блока сравнени вл етс

5

входом задани количества анализируемых сообщений устройства, второй вход второго блока сравнени подключен к выходу счетчика сообщений, первому входу блока вычитани и вл етс выходом кода исходного числа сообщений устройства, выходы дешифратора соединены соответственно с первой группой входов элемента И-ИЛИ, к второй группе входов которого подключены соответственно разр дные выходы регистра сдвига, тактовый и информационный входы которого объединены и подключены к входу установки граничных условий устройства, выход элемента И-ИЛИ подключен к счетному входу счетчика сообщений, переданных без перезапроса, выход 0 которого вл етс выходом формировани кода количества сообщений устройства и соединен с вторым входом блока вычитани , от.личающеес тем, что, с целью расширени функциональных возможностей замечет учета текущего количества перезапросов сообщений , в него введен коммутатор, информационный вход которого соединен с выходом блока вычитани , выход второго блока сравнени соединен с управл ющим входом коммутатора, первый и второй выходы коммутатора вл ютс соответственно выходом формировани количества перезапросов и выходом формировани текущего количества перезапросов сообщений устройства, а выход второго элемента задержки соединен с входом разрешени вычитани блока вычитани .

S

0

5

..