RU1795476C - Устройство дл сбора и анализа данных о работе информационно-вычислительной системы - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано дл  сбора данных, характеризующих работу программных и аппаратных средств информационно-вычислительных систем (ИВС), анализа качественных изменений возрастающих или убывающих значений параметров нестационарных процессов с использованием этих данных дл  контрол  функционировани  ИВС на качественном уровне, решени  задач повышени  эффективности применени  на этапах проектировани  и эксплуатации таких систем. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет регистрации изменений параметров процессов , превышающих заданный порог, и адаптации устройства к возможност м оператора . Устройство содержит блок управле- ни  записью в пам ть, блок пам ти магазинного типа, блок формировани  управл ющих сигналов, блок анализа данных и обеспечивает регистрацию качественных изменений параметров исследуемого процесса , немедленную выдачу их оператору, адаптацию к возможност м операто ра воспринимать выводимый объем информации на заданное врем . 3 з.п. ф-лы, 4 ил. to

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл - сбора данных, характеризующих работу программных и аппаратных средств информационно-вычислительных систзм (ИВС), анализа изменений возрастающих или убывающих значений параметров нестационарных процессов с использованием этих данных дл  контрол  функционировани  и повышени  эффективности на этапах проектировани  и эксплуатации таких систем.

Известны устройства дл  сбора и регистрации данных о работе информационно- вычислительных систем, Недостатками известных устройств  вл ютс  большие затраты пам ти, св занные с регистрацией избыточных данных, отсутствие механизма адаптации к реальным услови м функционировани  ИВС и возможност м оператора при ее эксплуатации.

Из известных устройств дл  сбора и регистрации данных о работе информационно-вычислительной системы наиболее близким по технической сущности  вл етс  устройство, обеспечивающее регистрацию данных только в моменты изменени  состо ни  ИВС и содержащее блок регистрации, блок пам ти магазинного типа и блок управлени , причем выходы сброса и синхронизации блока управлени  соединены с

О СП 4 х|

ON

одноименными входами блока регистрации, выход задани  режима ввода-вывода и вход признака загрузки блока управлени  соединены с одноименными входом и выходом блока пам ти соответственно, выходы данных и текущего времени блока регистрации соединены с одноименными входами блока пам ти, выход которого  вл етс  выходом устройства,..информационный вход устройства  вл етс  информационным входом блока регистрации, который содержит три ключа, элемент И, схему сравнени , триггер, счетчик, группу элементов задержки, регистр , элемент задержки, элемент ИЛИ, ин- формационный вход первого ключа,  вл ющийс  информационным входом блока регистрации соединен с первым инфор- мационным входом схемы сравнени , выход первого ключа подключен через группу элементов задержки к информационному входу регистра, вход сброса регистра  вл етс  входом сброса блока регистрации и соединен с входом сброса счетчика, счетный вход которого  вл етс  входом синхронизации блока регистрации, выходы регистра и счетчика подключены.к информационным входам второго и третьего ключей соответственно, выход второго ключа  вл етс  выходом данных блока регистрации, выход третьего ключа  вл етс  выходом текущего времени блока регистрации, выход регистра подключен ко второму информационному входу схемы сравнени , выход элемента задержки подключен к управл ющим входам второго и третьего ключей, выход элемента ИЛИ соединен с входом установки триггера, пр мой и инверсный выходы которого соединены с первым входом элемента И и вторым входом элемента ИЛИ соответственно, первый вход элемента ИЛИ  вл етс  входом начальной установки блока регистрации, соединенного с одноименным выходом блока управлени , содержащего генератор импульсов, делитель, частоты, резистор, счетчик, схему сравнени , триггер, элемент ИЛИ, элемент ИЛИ- НЕ, вход которого  вл етс  входом признака загрузки пам ти блока, выход генератора импульсов соединен через делитель частоты с выходом синхронизации блока и со счетным входом счетчика, выход, которого и выход регистра соединены с первым и вторым информационными входами схемы сравнени  соответственно, выход признака равенства, который соединен с входом установки триггера, выход и вход сброса которого соединены с выходом задани  режимов ввода-вывода блока и с выходом элемента ИЛИ соответственно, второй вход элемента ИЛИ соединен с выходом элемента ИЛИ-НЕ,

Недостатки прототипа про вл ютс  в том, что регистрируютс  избыточные данные , не отражающие качество функционировани  ИВС, а также не учитываютс 

возможности оператора однозначно воспринимать предоставленный ему объем информации дл  определени  необходимости внемашетельства в вычислительный процесс .

0 Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет регистрации изменений параметров процессов, превышающих заданный порог и адаптации к возможност м

5 оператора воспринимать за заданный период времени определенный объем информации .

4Это достигаетс  за счет того, что в устройство дл  сбора и анализа данных о рабо0 те ИВС, содержащее блок управлени  записью в пам ть, блок пам ти магазинного типа, блок формировани  управл ющих сигналов, выход блока управлени  записью в пам ть соединен с входом разрешени 

5 формировани  сигнала корректировки контрольного уровн  блока формировани  управл ющих сигналов, первый и второй информационные выходы блока управлени  записью в пам ть соединены, соответствен0 но, с входом кода текущего времени и входом данных блока пам ти магазинного типа, первый выход блока формировани  управл ющих сигналов соединен с входом разрешени  регистрации всех изменений .

5 параметров системы блока управлени  записью в пам ть, вход разрешени  регистрации изменений параметров информационно-вычислительной системы относительно контролируемого уровн  которого

0 соединен с вторым выходом блока формировани  управл ющих сигналов, третий выход которого соединен с входом синхронизации блоков управлени  записью в пам ть, вход начальной установки которого соединен с

5 четвертым выходом блока формировани  управл ющих сигналов, тактовый вход блока управлени  записью в пам ть соединен с п тым выходом блока формировани  управл ющих сигналов, шестой выход которого

0 соединен с выходом разрешени  вывода информации из пам ти блока пам ти мага-1 зинного типа, первый выход блока пам ти магазинного типа  вл етс  информационным выходом устройства, второй выход па5 м ти магазинного типа соединен с входом сигнала выдачи информации из пам ти блока формировани  управл ющих сигналов, введен блок анализа данных, вход кода необходимого времени и вход признака направлени  изменени  параметров системы

которого соединены с седьмым и восьмым выходом блока формировани  управл ющих сигналов coo i ветственно, дев тый и де- с тый выходы которого соединены соответственно с входом контролируемого уровн  и входом кода интервала изменени  контролируемого уровн  блока анализа данных, третий, четвертый и п тый выходы блока формировани  управл ющих сигналов соединены соответственно с входом синхронизации, входом начальной установки и тактовым входом блока анализа-данных , с одиннадцатого по четырнадцатый выходы блока формировани  управл ющих сигналов соединены соответственно с вхо- дом сигнала разрешени  корректировки контролируемого уровн , входом разрешени  корректировки интервала изменени  контролируемого уровн , входом сигнала подтверждени  оператором воспри ти  информации и входом установки в единицу триггера состо ни  блока анализа данных, первый и второй управл ющий выходы которого соединены с входом сигнала об из: менении параметров ИВС относительно контролируемого уровн  и входом сигнала отсутстви  изменени  параметров относительно контролируемого уровн  блока фор- мировани  управл ющих сигналов, информационный вход, блока анализа данных  вл етс  информационным входом устройства , блок анализа данных содержит триггер, с первого по п тый ключи, с первого по третий регистры, счетчик, первый и второй сумматоры, блок вычитани , блок умножени , блок делени , первый и второй блоки сравнени , элемент задержки, с первого по п тый элементы И, первый и второй элементы ИЛИ, элемент НЕ, вход установки в единицу триггера  вл етс  входом установки блока анализа данных, первый вход сброса триггера  вл етс  входом начальной .установки блока анализа данных, выход триггера соединен с первым входом первого элемента И, второй вход которого  вл етс  тактовым входом блока анализа данных, выход первого элемента И соединен со счетным входом счетчика, вход сброса которого соединен с инверсным выходом триггера, вход сброса счетчика  вл етс  входом синхронизации блока анализа данных и соединен с входами сброса первого, второго.и третьего регистров, информационный вход первого регистра и первые информационные входы второго и третьего.регистров  в- л ютс  соответственно входом кода необходимого времени воспри ти  оператором , входом кода интервала изменени  контролируемого уровн  и входом контролируемого уровн  блока анализа данных,

выход счетчи;:а соединен с входом первого ключа, управл ющий вход которого  вл етс  входом сигнала подтверждени  воспри ти  информации оператором блока анализа 5 данных, выход первого регистра соединен с входом делител  блока делени  и входом вычитаемого блока вычитани , вход уменьшаемого которого соединен с выходом первого ключа, выход признака разности и 0 информационный выход блока вычитани  соединены соответственно с входом задержки и входом делимого блока делени , выход которого соединен с входом второго ключа, управл ющий вход и выход которого

5 соединены соответственно с выходом блока задержки и входом первого слагаемого первого сумматора, выход которого соединен с входом третьего ключа, управл ющий вход которого  вл етс  входом разрешени  кор0 ректировки интервала изменени  контролируемого уровн  блока анализа данных и соединен со вторым входом сброса триггера , выход третьего ключа соединен со вторым информационным входом второго

5 регистра, выход которого соединен со вторым входом блока умножени , входом второго слагаемого первого сумматора и с входом четвертого ключа, управл ющий вход которого  вл етс  входом признака на0 правлени  изменени  параметров системы блока анализа данных и соединен с первыми входами второго и третьего элементов И и входом элемента НЕ, выход которого соединен с первыми входами четвертого и п 5 того элементов И, выход четвертого ключа соединен с входом первого слагаемого второго сумматора, вход второго слагаемого которого соединен с первыми входам-и первого и второго блоков сравнени  и выходом

0 третьего регистра, второй информационный вход которого соединен с выходом п того ключа, вход которого соединен с выходом второго сумматора, управл ющий вход п того ключа  вл етс  входом сигнала разре5 шени  корректировки контролируемого уровн , информационный вход блока анализа данных подключен ко вторым входам первого и второго блоков сравнени , выходы которых соединены соответственно со

0 вторыми входами второго и четвертого элементов И, выходы которых соединены с первым и вторым входами первого элемента ИЛИ, выход которого  вл етс  вторым выходом блока анализа данных, инверсные

5 выходы первого и второго блоков сравнени  соединены соответственно со вторыми входами третьего и п того элементов И. выходы которых соединены соответственно с первым и вторым входом второго элемента ИЛИ, выход которого  вл етс  выходом параметров информационно-вычислительной системы блока анализа данных, блок управлени  записью в пам ть содержит первый и второй элементы И, триггер, первый и второй элементы ИЛИ, схему сравнени , элемент задержки, группу элементов задержки, с первого по третий коммутаторы, регистр и счетчик, вход начальной установки блока подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу синхронизации триггера, инверсный и пр мой выходы которого соединены, соответственно , с вторым входом первого элемента ИЛИ и первым входом первого элемента И, выход которого подключен к входу элемента задержки, входу сброса триггера и управл ющему входу первого коммутатора, вход которого  вл етс  информационным входом блока и соединен с первым входом схемы сравнени , инверсный выход которой соединен с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен со вторым входом первого элемента И, вторые входы вторых элементов И и ИЛИ  вл ютс , соответственно , входами разрешени  регистрации всех изменений и разрешени  регистрации изменени  параметров информационно-вычислительной системы относительно контролируемого уровн , тактовый вход и вход синхронизации блока подключены , соответственно, к счетному входу и входу сброса счетчика, выход которого соединен с входом третьего коммутатора, управл ющий вход которого соединен с управл ющим входом второго коммутатора, выходом элемента задержки и  вл етс  управл ющим выходом блока, выходы второго и третьего коммутаторов  вл ютс , соответственно первым и вторым информационными выходами блока, вход сброса счетчика соединен с входом записи регистра, информационный вход которого соединен с выходом группы элементов задержки, вход которых соединен с выходом первого коммутатора , второй вход схемы сравнени  соединен с выходом регистра и входом второго коммутатора, блок формировани  управл ющих сигналов содержит узел задани  режимов, с первого по четвертый элементы ИЛИ, с первого по п тый элементы И, первый и второй инверторы, первый и второй элементы задержки, мультивибратор , делитель частоты, счетчик, регистр, схему сравнени , триггер, с первого по четвертый выходы узла задани  режима  вл ютс , соответственно, с седьмого по дес тый выходами блока формировани  управл ющих сигналов, с п того по четырнадцатый выходы узла задани  режимов соединены соответственно с информационным входом регистра, входом сброса счетчика, входом мультивибратора, первым

входом первого элемента ИЛИ, входом второго элемента задержки, первым входом третьего элемента ИЛИ, с первого по четвертый входами второго элемента ИЛИ, выход которого соединен с первым входом

0 первого элемента И, выход которого соединен с первым входом четвертого элемента И, вход которого соединен с выходом первого инвертора, вход которого соединен с первым входом третьего элемента И и с вы5 ходом четвертого элемента ИЛИ, первый вход которого соединен с третьим входом второго элемента ИЛИ, второй вход четвертого элемента ИЛИ соединен с четвертым входом второго элемента ИЛИ и первым

0 входом п того элемента И, второй вход которого соединен с выходом второго элемента задержки, выход третьего элемента ИЛИ, выход первого элемента И, шестой выход узла задани  режимов, восьмой выход узла

5 задани  режимов, выход делител  частоты, пр мой выход триггера,  вл ютс  соответственно с первого по шестой выходами блока формировани  управл ющих сигналов, выход третьего элемента И, выход п того

0 элемента И, дев тый выход узла задани  режимов, выход второго инвертора  вл ютс  соответственно с одиннадцатого по четырнадцатый выходы блока формировани  управл ющих сигналов, вход разрешени 

5 формировани  сигнала корректировки контролируемого уровн , вход сигнала выдачи информации из пам ти, вход сигнала об изменении параметров ИВС относительно контролируемого уровн  и вход сигнала от0 сутстви  изменени  параметров информационно-вычислительной системы относительно контролируемого уровн  которого подключены, соответственно, ко второму входу третьего элемента И, входу

5 второго инвертора, второму входу первого элемента И, первому входу второго элемента И, второй вход и выход которого соединены соответственно с первым входом второго элемента ИЛИ и вторым входом

0 третьего элемента ИЛИ, выход четвертого элемента И соединен с входом первого элемента задержки, выход которого соединен с первым входом установки триггера, второй вход установки которого соединен с выхо5 дом схемы сравнени , первый и второй входы которой соединены соответственно с выходом регистра и выходом счетчика, счетный вход которого соединен с выходом делител  частоты, вход которого соединен с выходом мультивибратора, выход второго

инвертора соединен со вторым входом первого элемента ИЛИ, выход которого соединен с входом сброса триггера.

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - функциональна  схема блока управлени  записью в пам ть; на фиг. 3 - функциональна  схема блока формировани  управл ющих сигналов; на фиг. 4 - функциональна  схема блока анализа данных.

Устройство подключаетс  к ИВС посредством информационного входа 1 и содержит блок 2 управлени  записью в пам ть, блок 3 пам ти магазинного типа, блок 4 формировани  управл ющих сигналов , блок 5 анализа данных. Информаци  выдаетс  через выход 6.

Блок 2 управлени  записью в пам ть содержит первый элемент ИЛИ 7, триггер 8, первый элемент И 9, второй элемент ИЛИ 10, второй элемент И 11, схему сравнени  12, элемент задержки 13, первый ключ 14, группу элементов задержки 15, регистр 16, второй ключ 17, счетчик 18, третий ключ 19, вход 20 начальной установки, вход 21 разрешени  регистрации изменений параметров ИВС относительно контролируемого уровн , вход 22 разрешени  регистрации всех изменений параметров системы, вход 23 тактовый, вход 24 управл ющий.

Блок 4 формировани  управл ющих сигналов содержит узел 28 задани  режимов , второй элемент ИЛИ 29, первый и второй элементы И 20 и 31 соответственно третий элемент ИЛИ 32, третий элемент И 33, четвертый элемент ИЛИ 34, первый инвертор 35, четвертый элемент И 36, первый и второй элементы задержки 37 и 38, соответственно , п тый элемент И 39, мультивибратор 40, делитель частоты 41, счетчик 42, схему 43 сравнени , регистр 44, второй инвертор 45 первый элемент ИЛИ 46, триггер 47, входы 25, 52, 53,59 соответственно, вход разрешени  формировани  сигнала корректировки контролируемого уровн , вход сигнала отсутстви  изменени  параметров относительно контролируемого уровн , вход сигнала об изменении параметров ИВС относительно контролируемого уровн , вход сигнала выдачи информации из пам ти . Узел 28 представл ет собой клавишную панель с индикацией выполненных операций и позвол ет набор периода времени дл  цикла вывода собранных данных из блока пам ти, пуск и останов работы устройства, обнуление счетчиков и регистров, начальную установку триггеров, формировать сигналы подтверждени  оператором воспри ти  информации, сигналы задани  режимов А, С, В, D, Е, коды контролируемого . уровк 1 (порога), необходимого времени воспри ти , интервала, признак направлени  5 изменени  параметров функционировани . Блок 5 анализа данных содержит триггер 60, первый элемент И 61, счетчик 62, первый ключ 63, блок 64 вычитани , элемент задержки 65, первый регистр 66, блок 67 0 делени , блок 68 умножени , второй ключ 69, первый сумматор 70, третий ключ 71, второй регистр 72, четвертый ключ 73, второй сумматор 74. п тый ключ 75, третий регистр 76, первый блок 77 сравнени ,второй 5 элемент И 78, первый элемент ИЛИ 79, третий элемент И 80, второй блок 81 сравнени , элемент НЕ 82, четвертый элемент И 83, п тый элемент И 84, второй элемент ИЛИ 85.

0 Устройство работает следующим образом . Включение устройства осуществл етс  с узла 28 задани  режимов.

Узел 28 задани  режимов позвол ет выбрать один из п ти режимов работы устрой- 5 ства.

Режим А - регистраци  и вывод всех изменений параметров ИВС за заданный период времени (режим работы прототипа). Режим В - регистраци  и немедленный 0 вывод изменений параметров ИВС, относительно контролируемого уровн .

Режим С - регистраци  всех изменений параметров ИВС за заданный период времени , а при изменени х относительно конт- 5 ролируемого уровн  немедленный вывод всех данных.

Режим D - регистраци  только изменений параметров ИВС относительно контролируемого уровн  с динамическим 0 добавлением к пороговому значению установленного интервала и вывод данных за заданный период времени.

Режим Е - адаптаци  обьема регистри- 5 руемых за заданный период времени изменений .параметров ИВС к времени воспри ти  оператором выводимых данных .

При включении устройства производит- 0 с  установка в нуль счетчиков 18, 42, 62, регистров 16, 66, 72 и 76, триггеров 47, 60 и в единицу триггера 8. кроме того в регистр 44 заноситс  код периода времени дл  вывода собранных данных из блока пам ти. 5 Производитс  запуск мультивибратора 40 и . св занного с ним делител  частоты 41, тактовые импульсы с которого начинают поступать на счетчики 18, 42 и на вход элемента И 61. Схема сравнени  43 осуществл ет проверку кода на регистре 44 и текущего

кода в счетчике 42, Счетчик 18 служит дл  индикации текущего времени,

. Параметры, характеризующие текущее состо ние ИВС, поступают с входа 1 на схему сравнени  12, блоки сравнени  77 и 81 и на вход коммутатора 14 (предполагаетс , что поступающа  информаци  имеет хот  бы один не нулевой разр д).

В режиме А сигнал высокого уровн  из узла 28 через элемент ИЛИ 32 открывает элемент И 11, на второй вход которого поступает сигнал со схемы сравнени  12, котора  сравнивает текущие параметры с данными с предыдущего такта регистрации, хран щимс  на регистре 16. В случае неравенства , что соответствует изменению состо ни  ИВС, сигнал с выхода элемента И 11 через элемент ИЛИ 10 и через открытый элемент И 9 поступает на коммутатор 14, тем самым разреша  информации о новом состо нии ИВС переписыватьс  через группы элементов задержки 15 в регистре 16, а также устанавливает в нуль триггер 8, который по истечении времени своего переключени  устанавливает сам себ  через элемент ИЛИ 7 в единичное состо ние. Од- повременно с. этим;, с выхода элемента И 9 сигнал поступает через элемент задержки 13 на управл ющие входы коммутаторов 17 и 19, что обеспечивает запись в блок 3 пам ти через выходы 26 и 27 новой информации о состо нии ИВС и текущего времени соответственно из регистра 16 и счетчика 18.

В случае равенства сравниваемых кодов текущей (с входа 1) и предыдущей информации (в регистре 16) о состо нии ИВС запись в блок 3 пам ти не осуществл етс , так как схема 12 сравнени  не формирует разрешающий сигнал и коммутаторы 17 и 19 остаютс  закрытыми. Содержание.регистра 16 при этом не измен етс .

Выдача накопленной информации в блоке 3 пам ти из устройства на выход 6 осуществл етс  при равенстве кодов, содержащихс  в регистре 44 и счетчике 42,так как в этом случае триггер 47 устанавливаетс  в единичное состо ние схемой 43 сравнени  и на выходе 57 по вл етс  единичный сигнал, который необходим дл  вывода информации из блока 3 пам ти. Если в блоке 3 пам ти нет информации, со входа 59 через (инвертор) 45 и элемент ИЛИ 46 сигнал устанавливает триггер 47 в нулевое состо - ние, тем самым заверша  выдачу информации из устройства.

Группа элементов задержки 15 необходима дл  задержки информации с выхода коммутатора 14 в течение времени срабатывани  триггера 8, который закрывает эл мент И 9, тем самым закрыва  коммутатор на период записи информации в регистре 16. Элемент задержки 13 необходим дл  задержки сигнала, формирующегос  в момент закрыти  элемента И 9, на период срабатывани  триггера 8.

В режиме В из узла 28 через вход 49 блока 5 в регистр 76 заноситс  код контролируемого уровн  (порога), причем задаетс 

0 его абсолютное значение, а на вход 51 блока 5 поступает признак направлени  изменени  параметров функционировани  ИВС, который в случае увеличени  контролируемых параметров открывает элементы И 78 и

5 80, а в случае уменьшени  параметров, поступа  через элементы НЕ 82, открывает элементы И 83 и 84, разреша  соответственно поступление сигналов из блоков сравнени  77 или 82 через элемент ИЛИ 79 на вход

0 элемента И 30, на второй вход которого поступает высоким уровнем сигнал режима В с узла 28 через элемент ИЛИ 29.

Параметры ИВС, поступающие со входа 1, провер ютс  соответственно в блоке

5 сравнени  77 на превышение порогового значени , а в блоке сравнени  81 на прени- жение порогового значени . По вление сигнала на выходе выполнени  услови  качественного изменени  одного из блоков

0 сравнени  77 или .81 соответствует изменению параметров ИВС относительно контролируемого уровн . Сигнал с выхода элемента И 30 поступает на вход 21 блока 2 и через элемент ИЛИ ТО открывает элемент

5 и 9, а далее запись регистрируемой информации в блок 3 пам ти осуществл етс  как ив режиме А, Кроме того, сигнал с выхода элемента И 30 поступает на вход элемента / И 36, на второй вход которого поступает

0 сигнал с выхода элемента ИЛИ 34 через инвертор 35, На выходе элемента И 36 формируетс  сигнал немедленного вывода информации , который через элемент задержки 37, осуществл ющегос  задержку

5 на врем  записи информации в блок 3 пам ти , устанавливает в единичное состо ние триггер47 и производитс  немедленный вывод информации из блока 3 пам ти.

В режиме С в блоках сравнени  77 и 81

0 как и в режиме В, анализируетс  изменение параметров ИВС относительно контрол  уровн . Пока не выполн етс  условие изменени  соответственно на одном из выходов элементов И 80 или И 84, в зависимости от

5 признака направлени  изменени  параметров функционировани , формируетс  сигнал высокого уровн , который через элемент ИЛИ 85 поступает на элемент И 31, на второй вход которого поступает высоким уровнем сигнал режима С с узла 28. С выхода элемента И 31 сигнал через элемент ИЛИ 32 поступает на вход 22 блока 2, что позвол ет регистрировать все изменени  параметров состо ни  ИВС как и в режиме А. При выполнении услови  сравнени  как и в режиме В формируетс  сигнал на выходе элемента ИЛИ 79, который поступает на вход элемента И 30, на второй вход которого с узла 28 через элемент ИЛИ 29 поступает сигнал режима С. Сигнал с выхода элемента И 30 обеспечивает регистрацию изменени  параметров относительно контролируемого уровн  и немедленную выдачу всей зарегистрированной информации.

В режиме D из узла 28 через вход 49 блока 5 в регистр 76 заноситс  код порога. Кроме того, через вход 50 в регистр 72 заноситс  код интервала изменени  контролируемого уровн , С выхода регистра 72 код поступает на вход ключа 73, на управл ющий вход которого поступает признак направлени  изменени  параметров функционировани . Если контролируемые параметры увеличиваютс , информаци  с

выхода ключа 73 поступает на сумматор 74 в пр мом коде, если параметры уменьшаютс  - в дополнительном коде, а на другой вход сумматора поступает код порога с регистра 76 и на сумматоре формируетс  новое значение порога.

При регистрации изменени  параметров относительно контролируемого уровн  через вход 53 блока 4 поступает сигнал на вход элемента И 30, а на второй его вход поступает высоким уровнем сигнал режима D с узла 28 через элемент ИЛИ 29. После выдачи сигнала с выхода элемента И 30 происходит запись информации в блок 3 пам ти . Этот процесс сопровождаетс  выдачей с выхода 25 блока 2 сигнала, который поступает на вход элемента И 33, на второй вход которого поступает сигнал режима D из узла 28 через элемент ИЛИ 34, кроме того сигнал с выхода элемента ИЛИ 34 через инвертор 35 блокируетс  элемент И 36, запреща  немедленную выдачу информации.

С выхода элемента И 33 сигнал поступает на управл ющий вход ключа 75 и новое значение порога пересылаетс  из сумматора 74 через ключ 75 в регистр 76 и процесс анализа параметров функционировани  ИВС повтор етс . Выдача накопленной ин- формации из блока 3 пам ти осуществл етс  через установленный период, времени как и в режиме А.

В режиме Е из узла 28 кроме кодов порога и интервала через вход 48 блока 5 в регистр 67 заноситс  код необходимого времени воспри ти . Сигнал режима Е через элементы ИЛИ 29 и 34 открывает соответственно элементы И 30 и И 33, а далее первый цикл регистрации и выдачи данных аналогичны работе в режиме D, После выдачи всей информации из блока 3 пам ти на 5 вход 59 блока 4 формировани  управл ющих сигналов поступает сигнал низкого уровн , который через инвертор 45 устанавливает в единичное состо ние триггер 60, сигнал с единичного выхода которого разре0 шает прохождение тактовых импульсов с делител  частоты 41 через элемент И 61 на счетчик 62.

Оператор подтверждает воспри тие всей выданной информации и из узла 28 на

5 вход 56 блока 5 анализа данных поступает сигнал подтверждени , который управл ет ключом 63 и пересылает код фактического времени воспри ти  информации оператором tB со счетчика 62 на вход блока вычита0 ни  64, на другой вход которого с выхода регистра 66 поступает код необходимого времени воспри ти  tBo и на выходе блока вычитани  64 получаетс  разность At tBo -tB, котора  поступает на вход блока деле5 ни  67, в которой делитс  на код т.во, поступающий с регистра 66. Результат делени  Дг/Гво поступает на вход блока умножени  68, на другой вход которого поступает код интервала с регистра 72, с выхода блока

0 умножени  68 значение Al I At/tBo поступает на информационный вход ключа 69, на управл ющий вход которого через элемент задержки 65 поступает сигнал знака разности с выхода схемы вычитани  64, Элемент

5 задержки 65 необходим дл  задержки сигнала знака разности на врем  срабатывани  блоков делени  67 и умножени  68. В зависимости от знака разности значение Д выдаетс  с выхода ключа 69 на первый вход

0 сумматора 70 в пр мом или дополнительном коде, на второй вход сумматора 70 с регистра 72 поступает код интервала. В результате с выхода сумматора 70 новое значение интервала I I + Д поступает на

5 информационный вход ключа 71, на управл ющий вход которого поступает сигнал со входа 55 блока 5, который формируетс  на выходе элемента И 39, на один вход которого поступает сигнал режима Е, а на второй

0 вход через элемент задержки 38 сигнал подтверждени  с узла 28. Элемент задержки 38 необходим дл  задержки выдачи сигнала подтверждени  на врем  формировани  в блоке 5 анализа данных нового значени 

5 интервала 1. Кроме того, сигнал со входа 55 - поступает на вход установки нул  триггера 60, после чего сигнал низкого уровн  с его пр мого выхода запрещает прохождение тактовых импульсов через элемент И 61, а с

инверсного выхода триггера 60 сигнал высокого уровн  устанавливает в нуль счетчик 62.

С выхода ключа 71 новое значение интервала заноситс  в регистр 72 и процесс анализа повтор етс  дл  скорректированного значени  интервала 1. Это приводит к адаптивной корректировке объема данных, представл емых оператору в следующем цикле выдачи информации за счет изменени  количества отсчетов изменений параметров относительно порога,/что в свою очередь, вли ет на врем  воспри ти  информации оператором.

Технический эффект от использовани  изобретени  заключаетс  в том, что благодар  введению дополнительных режимов работы В, D, Е достигаетс  экономи  пам ти устройства за счет исключени  регистрации избыточных данных. Введение дополнительных режимов В, D, С, Е предоставл ет возможность оператору одпозначно воспринимать выдаваемый ему объем информации дл  определени  необходимости вмешательства в вычислительный процесс, а также своевременно вли ть на качество функционировани  ИВС, особенно в нестационарных режимах работы при увеличении или уменьшени  значений параметров исследуемых процессов. Кроме того, в режиме работы Е обеспечиваетс  адаптаци  объема выводимых данных к времени воспри ти  информации оператором за счет регулировани  объема регистрируемых изменений параметров.

Формула изобретени  1. Устройство дл  сбора и анализа данных о работе информационно-вычислительной системы, содержащее блок управлени  записью в пам ть, блок пам ти магазинного типа, блок формировани  управл ющих сигналов , выход блока управлени  записью в пам ть соединен с входом разрешени  формировани  сигнала корректировки контрольного уровн  блока формировани  управл ющих сигналов, первый и второй информационные выходы блока управлени  записью ё пам ть соединены соответственно с входом кода текущего времени и входом данных блока пам ти магазинного типа, первый вход блока формировани  управл ющих сигналов соединен с входом разрешени  регистрации всех изменений параметров системы блока управлени  записью в пам ть, вход разрешени  регистрации изменений параметров информационно-вычислительной системы относительно контролируемого уровн  которого соединен с вторым выходом блока формировани  управл ющих сигналов, третий выход которого соединен с входом синхронизации блока управлени  записью в пам ть, вход начальной установки которого соединен с четвертым выходом блока формировани  управл ющих сигналов, тактовый вход блока управлени  записью в пам ть соединен с п тым выходом блока формировани  управл ющих сигналов, шестой выход которо-- го соединен с входом разрешени  вывода информации из пам ти блока пам ти магазинного типа, первый выход блока пам ти магазинного типа  вл етс  информационным выходом устройства, второй выход блока пам ти магазинного типа соединен с входом выдачи информации из пам ти блока формировани  управл ющих сигналов, отличающеес  тем, что, с целью расширени  функциональных возможностей путем регистрации изменений параметров процессов, превышающих заданный порог, а адаптации к возможност м оператора, в него введен блок анализа данных, вход кода необходимого времени и вход признака направлени  изменени  параметров системы которого соединены с седьмым и восьмым выходами блока формировани  управл ющих сигналов соответственно, дев тый и дес тый выходы которого соединены

соответственно с входом контролируемого уровн  и входом кода интервала изменени  контролируемого уровн  блока анализа данных , третий, четвертый и п тый выходы блока .формировани  управл ющих сигналов

соединены соответственно с входом синхронизации , входом начальной установки и тактовым входом блока анализа данных, с одиннадцатого по четырнадцатый выходы блока формировани  управл ющих сигналов соединены соответственно с входом разрешени  корректировки контролируемого уровн  блока анализа данных, входом разрешени  корректировки интервала изменени  контролируемого уровн , входом

сигнала подтверждени  оператором воспри ти  информации и входом установки в 1 триггера состо ни  блока анализа данных , первый и второй управл ющие выходы которого соединены с входом сигнала об изменении параметров информационновычислительной системы относительно контролируемого уровн  и входом сигнала отсутстви  изменени  параметров относительно контролируемого уровн  блока формировани  управл ющих сигналов, информационный вход блока анализа данных  вл етс  информационным входом устройства .,

2. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что блок анализа данных содержит триггер, с первого по п тый ключи, с первого по третий регистры, счетчик, первый и второй сумматоры, блок вычитани , блок умножени , блок делени ; первый и второй блоки сравнени , элемент задержки, с первого по п тый элемент И, первый и второй элементы ИЛ И, элемент НЕ, вход установки в 1 триггера  вл етс  входом установки блока анализа данных, первый вход сброса триггера  вл етс  входом начальной установки блока анализа данных, выход триггера соединен с первым входом первого элемента И, второй вход которого  вл етс  тактовым входом блока анализа данных, выход первого Элемента И соединен со счетным входом счетчика, вход сброса которого соединен с инверсным выходом триггера, вход сброса счетчика  вл етс  входом синхронизации блока анализа данных и соединен с входами сброса первого, второго и третьего регистров, информационный вход первого регистра и первые информационные входы второго и третьего регистров  в- л ютс  соответственно входом кода необходимого времени воспри ти  оператором , входом кода интервала изменени  контролируемого уровн  и входом контролируемого уровн  блока анализа данных, выход счетчика соединен с входом первого ключа, управл ющий вход которого  вл етс  входом сигнала подтверждени  информации оператором б ока анализа данных, выход первого регистра соединен с входом делител  блока .делени  и входом вычитаемого блока вычитани , вход уменьшаемого которого соединен с выходом первого ключа , выход признака разности и информационный выход блока вычитани  соединены соответственно с входом задержки и входом делимого блока делени , выход которого соединен с первым входом блока умножени , выход которого соединен с входом второго ключа, управл ющий вход и выход которого соединены соответственно с выходом элемента задержки и входом первого слагаемого первого сумматора, выход которого соединен с входом третьего ключа, управл ющий вход которого  вл етс  входом разрешени  корректировки интервала изменени  контролируемого уровн  блока

анализа данных и соединен с вторым входом сброса триггера, выход третьего ключа соединен с вторым информационным входом второго регистра, выход которого сое- 5 динен с вторым .входом блока умножени , входом второго слагаемого первого сумматора и с первым входом четвертого ключа, второй вход которого  вл етс  входом признака направлени  изменени  параметров

0 системы блока анализа данных и соединен с первыми входами второго и третьего элементов И и входом элемента НЕ, выход которого соединен с первыми входами четвертого и п того элементов И, выход чет5 вертого ключа соединен с входом первого слагаемого второго сумматора, вход второго слагаемого которого соединен с первыми входами первого и второго блоков сравнени  и выходом третьего регистра, второй

0 информационный вход которого соединен с выходом второго ключа, вход которого соединен с выходом второго сумматора, управл ющий вход п того ключа  вл етс  входом сигнала разрешени  корректировки контро5 лируемого уровн  блока анализа данных, информационный вход блока анализа данные подключен к вторым входам первого и второго блоков сравнени , выходы которых соединены соответственно с вторыми вхо0 дами второго и четвертого элементов И, выходы которых соединены с первым и вторым входами первого элемента ИЛИ, выход которого  вл етс  вторым выходом блока анализа данных, инверсные выходы первого и

5 второго блоков сравнени  соединены соответственно с вторыми входами третьего и п того злементов И, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход кото0 рого  вл етс  выходом изменени  параметров информационно-вычислительной системы блока анализа данных.

3. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что блок управлени  записью в

5 пам ть содержит первый и второй элементы И, триггер, первый и второй элементы ИЛИ, схему сравнени , элемент задержки, группу элементов задержки, с первого по третий ключи, регистр и счетчик, вход начальной

0 установки блока подключен к первому входу первого элемента ИЛИ, выход которого подключен к входу синхронизации триггера, п тый элементы И, первый и второй инверторы, первый и второй элементы за5 держки, мультивибратор, делитель частоты, . счетчик, регистр, схему сравнени , триггер, с первого по четвертый выходы узла задани  режимов  вл ютс  соответственно с седьмого по дес тый выходами блока формировани  управл ющих сигналов, с п того

по четырнадцатый выходы узла задани  режимов соединены соответственно с инфор- мационным входом регистра, входом сброса счетчика, входом мультивибратора, первым входом первого элемента ИЛИ, вхо- дом второго элемента задержки, первым входом третьего элемента ИЛИ, с первого по четвертый входами второго элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом первого инвертора, вход которого соединен с первым входом третьего элемента И и с выходом четвертого элемента ИЛИ, первый вход которого соединен с третьим входом второго элемента ИЛИ, второй вход

. четвертого элемента. ИЛИ соединен с четвертым входом второго элемента ИЛИ и первым входом п того элемента И, второй вход которого Соединен с выходом второго элемента задержки, выход первого элемента И, выход третьего элемента И, шестой

, выход узла задани  режимов; выход делител  частоты, восьмой выход узла задани  ре- жимов, пр мой выход триггера  вл ютс  соответственно с первого по шестой выходами блока формировани  управл ющих сигналов, выход третьего элемента И, выход п того элемента И, дев тый выход узла за- дани  режимов, выход, второго инвертора  вл ютс  соответственно с одиннадцатого

по четырнадцатый выходами блока формировани  управл ющих сигналов, вход раз- решени  формировани  сигнала корректировки контрольного уровн , вход сигнала выдачи информации из пам ти, вход сигнала об изменении параметров информационно-вычислительной системы относительно контролируемого уровн  и вход сигнала отсутстви .изменени  параметров информационно-вычислительной системы относительно контролируемого уровн  которого подключены соответственно к второму входу третьего элемента И, входу второго инвертора, второму входу первого элемента И, первому входу второго элемента И, второй вход и выход которого соединены соответственно с первым входом второго элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход четвертого элемента И „соединен с входом первого элемента задержки , выход которого соединен с первым входом установки триггера, второй вход установки которого соединен с выходом схемы сравнени , первый и второй входы которой соединены соответственно с выходами регистра и счетчика, счетный вход которого соединен с выходом делител  частоты, вход которого соединен с выходом мультивибратора, выход второго инвертора соединен с вторым входом первого элемента ИЛИ, выход которого соединен с входом сброса триггера.

20:

74

22:

sy tb

23

24

D

9

W

п

11

13

17

W

26

72

4Ј

75

55

.54

73

74

IS

77

LJ

83

Ч 05

да

ФигЛ