SU1539816A1 - Устройство дл сокращени избыточности дискретной информации - Google Patents

Устройство дл сокращени избыточности дискретной информации Download PDF

Info

Publication number
SU1539816A1
SU1539816A1 SU884422208A SU4422208A SU1539816A1 SU 1539816 A1 SU1539816 A1 SU 1539816A1 SU 884422208 A SU884422208 A SU 884422208A SU 4422208 A SU4422208 A SU 4422208A SU 1539816 A1 SU1539816 A1 SU 1539816A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
register
key
count
Prior art date
Application number
SU884422208A
Other languages
English (en)
Inventor
Виталий Кузьмич Семенихин
Владимир Алексеевич Желудов
Павел Николаевич Шитов
Original Assignee
Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского filed Critical Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority to SU884422208A priority Critical patent/SU1539816A1/ru
Application granted granted Critical
Publication of SU1539816A1 publication Critical patent/SU1539816A1/ru

Links

Landscapes

  • Noise Elimination (AREA)

Abstract

Изобретение относитс  к телеметрии и может найти применение в различных системах и устройствах, где осуществл етс  фильтраци  импульсных помех и сжатие данных. Цель изобретени  - повышение помехоустойчивости и достоверности за счет сопровождени  информации признаками степени достоверности. Устройство содержит регистр 1 N-го отсчета, регистр 2 (N-1)-го отсчета, второй ключ 3, блок сравнени  4, счетчик 5, задатчик апертуры 6, сумматор 7, задатчик 8 точности аппроксимации 8, триггер 9, формирователь 10 пол  допуска, регистр 11 направленного значени  пол  допуска, регистр 12 существенных отсчетов, первый ключ 13. Устройство позвол ет объединить алгоритм отбраковки по первым разност м и ступенчатый экстрапол тор и сопровождать принимаемую информацию признаками степени достоверности, что повышает помехоустойчивость устройства. 3 ил.

Description

ел
СО СО
эо
Изобретение относитс  к телеметрии и может найти применение в различных системах и устройствах, где осуществл етс  фильтраци  импульсных помех и сжатие данных.
Целью изобретени   вл етс  повышение помехоустойчивости и достоверности за счет сопровождени  информации признаками степени достоверности.
На фиг.1 показана структурна  схема устройства; на фиг.2 и 3 соответственно алгоритм работы блока сравнени  и формировател  пол  допуска .
Устройство содержит регистр 1 п-го отсчета, регистр 2 (п-1)-го отсчета, второй ключ 3, блок А сравнени , счетчик 5, задатчик 6 апертуры, сумматор 7, задатчик 8 точности аппрок симации, триггер 9, формирователь 10 пол  допуска, регистр 11 исправленного значени  пол  допуска, регистр 12 существенных отсчетов, первый ключ 13.
В устройстве реализуетс  при фильтрации импульсных помех метод от- браковки по первым разност м. В соответствии с этим методом дл  каждого значени  у0 параметра, прин того за достоверное, вычисл ютс  значени  со- седних разностей по формулам:
- У05 - У,;
Л,У, - У,.
Измерение у считаетс  достоверным , если все i соседних разностей имеют величину, меньшую порога исключени  сбоев, т.е.
(А,, Д4,..., 4,) Ј.
Это утверждение основано на том, что при нормальном законе распределени  погрешностей и малой динамичности параметра соседние достоверные его значени  с малой веро тностью отличаютс  друг от друга на величину , большую Ј.
Зависимость веро тности ложного измерени  типа достовернэго при обра- ботке сплошного шума в зависимости от числа конечных разностей п уменьшаетс  таким образом, что уже при веро тность формировани  ложного измерени  типа достоверного оказываетс  равной 0,5%.
Устройство объедин ет реализацию алгоритма отбраковки по первым разност м и ступенчатого экстраполировани . Данное объединение позвол ет, не усложн   устройства, сделать его более применимым, чем устройство, реализующее только алгоритм отбраковки по первым разност м. Кроме того, информаци  с выхода устройства может выдаватьс  с признаком степени достоверности (их п ть) - это веро тность Прин ти  ложного решени  типа достоверного . Экстраполирование позвол ет (избежать потерь информации, которые имеют место при реализации алгоритма отбраковки по первым разност м. С помощью экстраполировани  получают значени , которые используютс  вместо ложных измерений.
В блоке Ц сравнени  за период между двум  очередными измерени ми, поступающими на вход устройства, осуществл етс  сравнение содержимого регистров 1 и 2 на предмет выполнени  неравенства
хЈ. (1),
а затем сравнение регистров 1 и Т2 на предмет выполнени  неравенства
x.,Ј+S (2), где х - величина, характеризующа 
отклонение значени  (п-1)-го измерени  от значени  п-го измерени ; г - допустима  апертура сравнени 
двух измерений;
хп - величина, характеризующа  от- клонение значени  измерени , содержащегос  в регистре 1, от значени  измерени , содержащегос  в регистре 12; Ј- величина, задающа  точность
аппррксимации;
S -исправленное значение пол  допуска коридора сравнени ; В формирователе 10 пол  допуска на основе анализа содержимого регистров 1, 11, 12 и задатчика 8, посто нно подаваемого на его вход, происходит вычисление следующих величин: (с+Ј, если d+S c+Ј, (3) d+S если d+S с+Е, с-Ј, если d-S f c-Јf CO d-S, если ,
- 2±
2
-,
(5) (6)
515
где а - верхн   граница пол  допуска
(коридора сравнени ); Ь - нижн   граница пол  допуска; с - величина измерени , содержаща с  в регистре 1; d - величина измерени , содержаща с  в регистре 12;
d - вычисленное исправленное значение измерени ; S - вычисленное исправленное значение пол  допуска.
Устройство работает следующим образом .
На входы устройства поступает синх ронизирующий импульс и текущее измерение , которое записываетс  в регистр 1 Триггер 9 управлени  устанавливаетс  этим синхроимпульсом в исходное состо ние , при котором задатчик 6 допус- тимой апертуры открыт, а сумматор 7 закрыт.
В блоке k сравнени  происходит сравнение содержимого регистров 1 и 2 на предмет выполнени  неравенст- ва (1). При выполнении неравенства (1) вновь пришедшее значение принимаетс  за достоверное и осуществл ютс  следующие операции: содержимое регистра 1 переписываетс  в регистр 2 и восстанавливаетс  вновь в первом; на первом выходе блока k сравнени  по вл етс  сигнал, который подаетс  на второй вход триггера 9 управлени  и на счетчик 5.
Содержимое счетчика N увеличиваетс  на единицу в случае, если , и остаетс  без изменени , если .
Триггер 9 под воздействием поступившего сигнала закрывает задатчик 6 апертуры и подключает сумматор 7, на который посто нно поданы значени  Ј и S, к блоку k сравнени , где происходит сравнение содержимого регистров 1 и 12 на предмет выполнени  неравен- ства (2).
При невыполнении неравенства (2) измерение, наход щеес  в регистре 1, принимаетс  за избыточное, на втором выходе блока Ц сравнени  по вл етс  сигнал, который подаетс  на второй вход формировател  10 и включает его в работу.
На п тый, четвертый, третий и первый входы формировател  ТО подано со- ответственно содержимое регистров 1, 12, задатчика 8 и регистра 11. Формирователь 10, анализиру  эти величины, вычисл ет исправленное значение изме
Q
5 0
5 0
0
0
5
рени  и величину пол  допуска дл  этого измерени  и записывает их соответственно в регистр 12 существенных отсчетов и регистр 11 исправленного пол  допуска сравнени . Ключ 13 закрыт , и на выходе устройства измерение не по вл етс .
При выполнении неравенства (2) измерение , наход щеес  в регистре 1, принимаетс  а существенное, на третьем выходе блока k сравнени  по вл етс  сигнал, который подаетс  на третий вход регистра 1, на вход задатчика 8 точности аппроксимации и первый вход ключа 13.
Под действием этого сигнала изме-. рение, наход щеес  в регистре 1, а также содержимое счетчика 5 подаетс  на выход устройства, содержимое регистра 1 записываетс  в регистр 12 в качестве существенного дл  следующего цикла работы, величина Ј из задатчика 8 точности аппроксимации записываетс  в оегистр 11 исправленного значени  пол  допуска дл  установки исходного пол  допуска,
С приходом следующего измерени , которое записываетс  в регистр 1, под действием синхроимпульса триггер 9 управлени  и блок Ц сравнени  устанавливаютс  в исходное состо ние,и весь цикл работы повтор етс .
При невыполнении неравенства (1) вновь пришедшее измерение принимаетс  за импульсную помеху (сигнал в этом случае по вл етс  на четвертом выходе блока сравнени ) и осуществл етс  следующа  последовательность операций: из содержимого счетиика 5 вычитаетс  единица в случае, если его состо ние не равно 0, тем самым понижаетс  признак степени достоверности; ключ 3 закрываетс  и перезапись содержимого регистра 1 в регистр 2 не осуществл етс .
На вход блока k сравнени  в следующем такте из регистра 2 поступает прежнее значение. Тем самым реализуетс  принцип ступенчатой экстрапол ции . Ключ 13 закрыт, и на выходе устройства сигналов нет.
Если состо ние счетчика 5 равно нулю, то устройство приходит в исходное состо ние, когда в регистрах 1 и 2 содержатс  нули.
С приходом следующего измерени , которое записываетс  в регистр 1, весь цикл работы повтор етс .
В дальнейшем работа устройства аналогична изложенному выше. Положительный эффект изобретени  состоит в том, что повышаетс  помехоустойчи- вость устройства, вследствие чего становитс  возможным прием информации без потерь даже при наличии в составе измерений двух и более подр д следующих сбоев. Это обеспечиваетс  за счет прогноза значени  параметра, искаженного импульсной помехой, и сопровождени  этого измерени  признаком степени достоверности, который учитываетс  при дальнейшей обработке ин-
формации, i
Экономический эффект от внедрени  устройства состоит в повышении пропускной способности системы приема информации в целом, что позвол ет принимать большие объемы информации за единицу времени в услови х импульсных помех.

Claims (1)

  1. Формула изобретени 
    Устройство дл  сокращени  избыточности дискретной информации, содержащее регистр п--го отсчета, первый вход которого  вл етс  информационным входом устройства, второй вход объединен с первым входом триггера и  вл етс  синхронизирующим входом устройства, а первый выход соединен с первым вхо- дом блока сравнени , второй, вход которого подключен к выходу регистра (п-1)го отсчета, первый выход бпока сравнени  соединен с вторым входом триггера, первый выход которого через задатчик апертуры соединен с третьим входом блока сравнени , к четвертому входу которого подключен выход сумматора , первый, второй и третий входы которого соединены соответственно с вторым выходом триггера, первым выходом регистра исправленного значени  пол  допуска и первым выходом задат- чика точности аппроксимации, второй I выход последнего соединен с первым входом регистра исправленного значени  пол  допуска, второй вход и второй выход которого соединены соответственно с первым входом и первым вы ходом формировател  пол  допуска, второй, третий и четвертый входы которого соединены соответственно с вторым выходом блока сравнени , третьим выходом задатчика точности аппроксимации и с выходом регистра существенных отсчетов, первый вход последнего соединен с вторым выходом формировател  пол  допуска, третий выход блока сравнени  соединен с входом задатчика точности аппроксимации и первым входом первого ключа, выход которого  вл етс  информационным выходом устройства, отличающеес  тем, что, с целью повышени  помехоустойчивости и достоверности за счет сопровождени  информации признаками степени достоверности, в него введены счетчик и второй ключ, первый выход регистра n-го отсчета соединен с первым входом второго ключа, выход которого соединен с входом регистра (п-1)-го отсчета, первый выход блока сравнени  соединен с первым входом счетчика, третий выход - с третьим входом регистра n-го отсчета, четвертый выход - с вторыми входами счетчика и второго ключа, первый выход регистра n-го отсчета соединен с п тым входом формировател  пол  допуска , выход регистра существенных отсчетов соединен с п тым входом блока сравнени , второй выход регистра n-го отсчета соединен с вторыми входами регистра существенных отсчетов и первого ключа, к третьему входу последнего подключен выход счетчика.
    Сели то сигнал на выходе 2 ХИ
    LJEZ1
    ГТГ
    гнал на выходе 2
    LJEZ1
    х(
    X,
    Јa«f /, , сигнал на выходе 1
    X
    /маг X, , /П9 CtfBve/ на ВыюЭг 3 fat
    d t
    tf
    tf-l
    i-t
    ЕШШ ,.-л
    Т7wOKZZZ/Z
    % M
    Ј. c-«
SU884422208A 1988-05-06 1988-05-06 Устройство дл сокращени избыточности дискретной информации SU1539816A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884422208A SU1539816A1 (ru) 1988-05-06 1988-05-06 Устройство дл сокращени избыточности дискретной информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884422208A SU1539816A1 (ru) 1988-05-06 1988-05-06 Устройство дл сокращени избыточности дискретной информации

Publications (1)

Publication Number Publication Date
SU1539816A1 true SU1539816A1 (ru) 1990-01-30

Family

ID=21373656

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884422208A SU1539816A1 (ru) 1988-05-06 1988-05-06 Устройство дл сокращени избыточности дискретной информации

Country Status (1)

Country Link
SU (1) SU1539816A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 878067, кл. G 08 С 15/06, 1980. ( УСТРОЙСТВО ДЛЯ СОКРАЩЕНИЯ ИЗБЫТОЧНОСТИ ДИСКРЕТНОЙ ИНФОРМАЦИИ *

Similar Documents

Publication Publication Date Title
SU1539816A1 (ru) Устройство дл сокращени избыточности дискретной информации
US4149258A (en) Digital filter system having filters synchronized by the same clock signal
US3413600A (en) Transmission system
SU869074A1 (ru) Устройство тактовой синхронизации
SU1647914A1 (ru) Устройство дл приема многократно передаваемой информации
SU1107336A2 (ru) Устройство кадровой синхронизации
SU1172052A1 (ru) Устройство дл синхронизации по циклам
SU961119A1 (ru) Генератор запаздывающих и опережающих импульсов
SU928665A1 (ru) Устройство поэлементного фазировани
SU1370643A2 (ru) Устройство дл коррекции шкалы времени
SU1594560A1 (ru) Устройство дл моделировани системы св зи
JPH07250101A (ja) エラスティックストア回路
SU1003322A1 (ru) Устройство дл восстановлени синхроинформации
SU794752A1 (ru) Регенератор двоичных сигналов
SU1637014A1 (ru) Самообучающийся амплитудный селектор
SU1136166A2 (ru) Устройство дл контрол цифровых систем
JP3063291B2 (ja) 回線監視回路
SU922715A1 (ru) Устройство дл ввода информации
SU902284A2 (ru) Устройство обнаружени ошибок в системах передачи дискретной информации с решающей обратной св зью
RU2249920C2 (ru) Устройство цикловой синхронизации блоков информации
SU1103256A2 (ru) Устройство дл моделировани дискретного радиоканала
SU1370600A1 (ru) Устройство дл измерени изменени фазового сдвига
SU966873A1 (ru) Устройство дл выделени сигналов
SU1132359A1 (ru) Устройство дл дельта-модул ции
SU1095419A1 (ru) Устройство дл подавлени помех