Claims (1)
Формула изоб-р етения Преобразователь кода, содержащий η-разрядный регистр хранения вход которого является входом преобразователя кода, кодер и блок управления, первый и второй выходы которого соединены соответственно с входами управлениями η-разрядного регистра хранения и кодера, о тличающийс я тем, что, с целью повышения достоверности преобразования параллельного кода в последовательный код-Манчестер, введен блок контроля, причем, прямые и инверсные выходы п-разрядного регистра хранения соединены с 2п входами кодера, последовательный выход которого является выходом преобразователя кода, а три разряда контрольных выходов кодера подключены к трем входам блока контроля, выход которого соединен с входом блока управления, причем кодер выполнен в виде 2п-разрядного регистра сдвига, блок .управления выполнен в виде генератора тактовых импульсов, выход которого подключен к счетному входу счетчика, первый выход которого подключен к перво- . му входу элемента 2И, выход которого' является вторым выходом блока управления и соединен с первым входом элемента 2ИПИ, второй вход которого является входом блока управления, а выход элемента- 2ИЛИ подключен к · · установочному входу счетчика, т-1 выходы которого соединены с входами блока элементов И, выход которого подключен к второму входу элемента 2И и является первым выходом’блока управления, причем блок контроля выполнен в виде двух элементов ЗИ, трех инверторов и элемента 2ИЛИ, три входа блока контроля соединены с тремя входами первого элемента ЗИ непосредственно, а через соответствующие инверторы - с входами второго элемента ЗИ, выходы первого и второго элементов ЗИ подключены к входам элемента 2ИЛИ выход которого является выходом блока контроля.Formula of the invention A code converter containing an η-bit storage register, the input of which is the input of a code converter, an encoder and a control unit, the first and second outputs of which are connected respectively to the control inputs of the η-bit storage register and encoder, characterized in that , in order to increase the reliability of converting a parallel code to a serial Manchester code, a control unit has been introduced, and the direct and inverse outputs of the p-bit storage register are connected to the 2p inputs of the encoder, sequential the output of which is the output of the code converter, and the three bits of the control outputs of the encoder are connected to three inputs of the control unit, the output of which is connected to the input of the control unit, the encoder made in the form of a 2-bit shift register, the control unit made in the form of a clock generator, output which is connected to the counter input of the counter, the first output of which is connected to the first. mu input of the 2I element, the output of which is the second output of the control unit and connected to the first input of the 2PIP element, the second input of which is the input of the control unit, and the output of the 2OR element is connected to the · installation input of the counter, t-1 outputs of which are connected to the inputs block of AND elements, the output of which is connected to the second input of element 2I and is the first output of the control unit, and the control unit is made in the form of two elements ZI, three inverters and element 2 OR, three inputs of the control unit are connected to three inputs of the first GI element directly, and through the corresponding inverters - with the inputs of the second GI element, the outputs of the first and second ZI elements are connected to the inputs of the 2 OR element, the output of which is the output of the control unit.
фиг.2 из кодераfigure 2 from the encoder
Фиг.ЗFig.Z