SU1014152A2 - Rate scaler - Google Patents

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св. 1Г 809579, отличающийс  тем что, с целью расширени  функциональных воз можностей, в него введен дополнительный логический элемент M-HEj первый вход которого соединен с дополнительной входной шиной, второй вход с выходом второго триггера первого двустабильного элемента, а третий вход - с входом второго триггера второго двустабйльного элемента. СП N9DELITER OF FREQUENCY FOLLOWING PULSES by author. St. 1G 809579, characterized in that, in order to expand functional capabilities, an additional logic element M-HEj is introduced in it whose first input is connected to an additional input bus, the second input to the output of the second trigger of the first two-stable element, and the third input to the input of the second trigger second two-lane element. SP N9

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последовательности импульсов на 1,5; 2; 3.The invention relates to automation and computing and can be used in devices where it is necessary to divide the sequence of pulses by 1.5; 2; 3

По основному авт. св. Vf 809579 известен делитель частоты следовани  импульсов, содержащий два двустабильных элемента, каждый из которых состоит из трех, триггеров, выполненных на логических элементах И-НЕ, причем входы первого триггера каждого двустабильного элемента соединены с выходами двух других триггеров данного двустабильного элемента, выход каждого из упом нутых триггеров соединен перекрестно с входом другого, счетные входы двустабильных элементов соединены с входной шиной, а единичный выход второго двустабильного элемента соединен с выходом делител , нулевой вход третьего триггера первого двустабильного элемента соединен с выходом устройства, нулевые выходы первых триггеров двустабильных элементов соединены с входами третьего триггера второго двустабильного элемента , а, нулевой вход первого триггера первого двустабильного элемента соединен с дополнительной входной шиной 1 J.According to the main author. St. Vf 809579 is known pulse frequency divider, containing two two-stable elements, each of which consists of three, triggers made on logical elements AND-NOT, and the inputs of the first trigger of each two-stable element are connected to the outputs of two other triggers of this two-stable element, the output of each the above-mentioned triggers are cross-connected to the input of the other, the counting inputs of the two-stable elements are connected to the input bus, and the single output of the second two-stable element is connected to the output of the cases bodies zero input of the third bistable element of the first flip-flop connected to the output device outputs zero first bistable trigger elements are connected to third inputs of the second bistable trigger element, and the zero input of the first flip-flop of the first bistable element is connected to an additional input bus 1 J.

Однако известное устройство не обеспечивает деление входной частоты на 1,5.However, the known device does not provide a division of the input frequency by 1.5.

Целью изобретени   вл етс  расширение функциональных возможностей делител  частоты следовани  импульсов путем обеспечени  возможности делени  входной импульсной последовательностиThe aim of the invention is to extend the functionality of a pulse frequency divider by enabling division of the input pulse sequence.

на 1,5.by 1.5.

Поставленна  цель достигаетс  тем, что в делитель частоты следовани  импульсов , содержащий два двустабильных элемента, каждый из которых состоит из трех триггеров, выполненных на логических элементах И-НЕ, причем входы первого триггера каждого двустабильного элемента соединены с выходами двух других триггеров данного двустабильного элемента, выход каждого из упом нутых триггеров соединен перекрестно с входом другого, счетные входы двустабильных элементов соединены с входной шиной, а единичный выход второго двустабильного элемента соединен с выходом делител  частоты следовани  импульсов, а нулевой вход третьего триггера первого двустабильного элемента соединен сThe goal is achieved by the fact that a pulse frequency divider containing two two-stable elements, each of which consists of three triggers, executed on the AND-NOT logical elements, and the inputs of the first trigger of each two-stable element are connected to the outputs of two other triggers of this two-stable element, the output of each of the above-mentioned triggers is cross-connected to the input of the other, the counting inputs of two-stable elements are connected to the input bus, and the single output of the second two-stable element that is connected to the divider output pulse repetition frequency and the zero input of the third flip-flop of the first bistable element is coupled to

выходом устройства, нулевые выходы первых триггеров двустабильных элементов соединены с входами третьего триггера второго двустабильного элемента , а нулевой вход первого триггера первого двустабильного элемента соединен с дополнительной входной шиной, введен дополнительный логический элементИ-НЕ, первый вход которого соединен с дополнительной входной шиной, второй вход - с выходом второго триггера первого двустабильного элемента, а третий вход с входом второго триггера второго двустабильного элемента.the output of the device, the zero outputs of the first triggers of two-stable elements are connected to the inputs of the third trigger of the second two-stable element, and the zero input of the first trigger of the first two-stable element is connected to an additional input bus, an additional logical element is introduced, NOT the first input of which is connected to the additional input bus, the second input - with the release of the second trigger of the first two-stable element, and the third input with the input of the second trigger of the second two-stable element.

На чертемте представлена структурна  электрическа  схема делител  частоты следовани  импульсов.The diagram shows a structural electrical pulse frequency divider circuit.

Устройство содержит два двустабильных элемента 1 и 2, каждый из которых состоит из трех триггеров 3-8, выполненных на логических элементах И-НЕ 9-20, дополнительный логический элемент 21 И-НЕ; входные сигналы поданы на входные шины 22 и 23. Входные сигналы снимаютс  с шин 24 и 25.The device contains two two-stable elements 1 and 2, each of which consists of three triggers 3-8, executed on the logical elements AND-NOT 9-20, additional logic element 21 AND-NOT; the input signals are fed to the input buses 22 and 23. The input signals are removed from the buses 24 and 25.

Делитель работает следующим образом .The divider works as follows.

Пусть, например, перед поступлением очередного импульса на .счетные входы оба двустабильных элемента наход тс  в нулевом состо нии, и на шину 22 поступает высокий потенциал.Let, for example, before the arrival of the next pulse to the counting inputs of both two-stable elements be in the zero state, and a high potential is supplied to the bus 22.

При по влении на счетном входе элемента 2 очередного входного импульса , первого дл  нового цикла делени  частоты на три, триггер 7 переключаетс  из единичного состо ни  в нулевое , вызыва  переключение управл емого им триггера 6 в единицу.When a second input pulse appears on the counting input of element 2, the first for a new cycle of dividing the frequency into three, the trigger 7 switches from one state to zero, causing the trigger 6 controlled by it to switch to one.

-Элемент 1 своего состо ни  при этом не измен ет, так как его триггеры и 5 от первого входного импульса не переключаютс . Таким образом, после окончани  первого в данном цикле входного импульса элемент 2 переключаетс  в единичное состо ние, а первый двустабильный элемент остаетс  в нулевом.The element 1 does not change its state in this case, since its triggers and 5 from the first input pulse do not switch. Thus, after the end of the first input pulse in a given cycle, element 2 switches to the one state, and the first two-stable element remains at zero.

5050

С приходом второго импульса происходит переключение обоих двустабильгг ных элементов: второй переключаетс  в нулевое состо ние,а первый - в единичное .With the arrival of the second impulse, both two stabilized elements switch: the second one switches to the zero state, and the first one goes to the single state.

5555

Третий импульс входной последовательности переключает триггер 5 в нуг. левое состо ние, вызыва  переключение управл емого им триггера 3 в нулевоеThe third pulse of the input sequence switches the trigger 5 to noug. left state, causing the trigger 3 controlled by it to switch to zero

3 louisa 43 louisa 4

состо ние. Этим;.заканчиваетс  циклв 1,5 раза меньше частоты наcondition. By this; the loop ends 1.5 times less than the frequency by

делени  частоты на три.В результатевходе.dividing the frequency by three.

на выходе устройства (шина 2) по вл - Делитель обеспечивает также форетс  последовательность импульсов,мирование последовательности импульчастота повторени  которых в три ра- sсой на шине 2i (элемент 15), частотаat the output of the device (bus 2), the voltage divider also provides forts a sequence of pulses, the repetition of a sequence of pulse-frequency frequencies that are repeated three times on bus 2i (element 15), the frequency

за меньше частоты на входе, а на ши- повторени  когррых в два раза меньшеfor less frequency at the input, and for the width of the repetition of the coherence two times less

не 25 формируетс  последовательностьчастоты на шине 22, если на шине 23not 25 a frequency sequence is formed on the bus 22, if on the bus 23

импульсов, частота повторени  которыхприсутствует низкий потенциал.pulses whose repetition rate is low potential.

Claims (1)

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ по авт. св. If 809579, о т личающийся тем, что, с целью расширения функциональных возможностей, в него введен дополнительный логический элемент И-НЕ; первый вход которого соединен с дополнительной входной шиной, второй вход с выходом второго триггера первого двустабильного элемента, а третий вход - с входом второго триггера второго двустабильного элемента.PULSE FREQUENCY DIVIDER St. If 809579, characterized in that, in order to expand the functionality, an additional AND-NOT logical element is introduced into it; the first input of which is connected to the additional input bus, the second input with the output of the second trigger of the first bi-stable element, and the third input with the input of the second trigger of the second bi-stable element.