SU1553972A1

SU1553972A1 - Устройство дл возведени в квадрат

Info

Publication number: SU1553972A1
Application number: SU884431443A
Authority: SU
Inventors: Игорь Виленович Матюшенко
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority date: 1988-05-27
Filing date: 1988-05-27
Publication date: 1990-03-30

Abstract

Изобретение относитс к вычислительной технике и предназначено дл интерационного формировани квадратов чисел Фибоначчи в специализированных вычислител х, работающих в 1 коде Фибоначчи. Целью изобретени вл етс расширение области применени за счет возведени в квадрат чисел Фабоначчи. Устройство содержит схему 1 сравнени , счетный триггер 2, регистр 3 сдвига, элемент И 4. На входе 6 устройства задаетс маркерный код текущего значени аргумента. При запуске устройства по входу 7 импульсами тактовой частоты со входа 8 в регистре 3 формируетс простейший равновесный код вида ...101010. Фиксаци результата на выходе 9 происходит при достижении старшей единицы равновесного кода маркера аргумента на входе 6. Результат получаетс в 1 коде Фибоначчи путем прореживани простейшего равновесного кода кодом единицы ...0001. 2 ил., 1 табл.

Description

Изобретение относитс к вычислительной технике и может быть использовано дл итерационного формировани квадратов чисел Фибоначчи в специализированных вычислител х,работающих в 1-коде Фибоначчи,,

Целью изобретени вл етс расширение области применени за счет возведени в квадрат чисел Фибоначчи„

На фиг.1 представлена схема устройства дл возведени в квадрат; на фиг.2 - схема схемы сравнени .

Устройство (фиг.1) содержит схему 1 сравнени , счетный триггер 2, регистр 3 сдвига, элемент И 4, вход 5 начальной установки устройства, информационный вход 6 устройства, вход 7 запуска устройства, тактовый вход

8 устройства, выход 9 результата устройства, вход 10 логической единицы устройства, вход 11 логического нул устройства, выход 12 готовности устройства.

Схема 1 сравнени (фиг.2) содержит группу элементов И-НЕ 13 и элемент И , выход которого вл етс выходом схемы 1 сравнени , его входы подключены к выходам элементов И-НЕ 13, первые и вторые входы которых образуют соответственно первый и второй входы схемы 1 сравнени .

Устройство (фиг.1) выполн ет возведени в квадрат чисел Фибоначчи, равных значени м весов 1-кода Фибоначчи .

СД

СП

СО

со 1 to

Устройство работает следующим обра1 зом.

В исходном состо нии на входе 7 запуска устройства присутствует уровень логического нул , блокирующий поступление импульсов тактовой частоты с входа 8 на входы синхронизации триггера 2 и регистра 3. По входу 5 устройства осуществл етс предварительна установка в нулевое состо ние триггера 2 и регистра 3 одиночным импульсом положительной пол рности.

Устройство дл возведени в квадрат , содержащее схему сравнени , счетный триггер и элемент И, причем информационный вход устройства соединен с первым входом схемы сравнени , выход которой соединен с первым входом элемента И, вход начальной установки устройства соединен с входом установки в О счетного триггера, отличающеес тем, что, с целью расширени области применени

На входе 6 устройства задаетс

маркерный код текущего значени аргу- t5 за счет возведени в квадрат чисел мента (позиционный код числа Фибонач- Фибоначчи, оно содержит регистр сдви- чи). При этом на выходе схемы 1 сравнени по вл етс уровень логической единицы, сигнализирующий о неготовности результата к считыванию с выхо- 20 flci 9 и разрешающий запуск устройства. При подаче уровн логической единицы на вход 7 запуска устройства элемент И k на входы синхрониции триггера 2 и регистра 3 посту- 25

ют импульсы тактовой частоты с входа 8 устройства. При этом в регистре 3 происходит формирование простейшего равновесного кода вида ..„101010.

При достижении в процессе сдвига ,д старшей единицей равновесного кода заданного на входе 6 маркера аргумента на выходе 12 готовности устройства по вл етс нулевой потенциал, блоки- рующий поступление импульсов тактовой частоты, тем самым фиксиру результат nej выходе 9 устройства и сигнализиру о готовности его к считыванию.

Указанный алгоритм работы устройства вытекает из анализа таблицы кодов квадратов чисел Фибоначчи в кода Фибоначчи„

35

40

га, причем вход запуска и тактовый вход устройства соединены соответственно с вторым и третьим входами элемента И, выход которого соединен со счетным входом счетного триггера и с тактовым входом регистра сдвига, информационный вход и вход установки в О которого соединены соответственно с выходом счетного триггера и с входом начальной установки устройства , выход готовности которого соединен с выходом схемы сравнени , вход логической единицы устройства соединен с входом младшего разр да второго входа схемы сравнени и вл етс выходом младшего разр да выхода результата устройства, выходы разр дов регистра сдвига соединены соответственно с входами старших разр дов второго входа схемы сравнени и вл ютс выходами старших нечетных разр дов выхода результата устройства, выходы четных разр дов выхода результата которого соединены с входом логического нул устройства.

Claims

Формула изобретени

Устройство дл возведени в квадрат , содержащее схему сравнени , счетный триггер и элемент И, причем информационный вход устройства соединен с первым входом схемы сравнени , выход которой соединен с первым входом элемента И, вход начальной установки устройства соединен с входом установки в О счетного триггера, отличающеес тем, что, с целью расширени области применени

за счет возведени в квадрат чисел Фибоначчи, оно содержит регистр сдви-

за счет возведени в квадрат чисел Фибоначчи, оно содержит регистр сдви-

д

5

0

га, причем вход запуска и тактовый вход устройства соединены соответственно с вторым и третьим входами элемента И, выход которого соединен со счетным входом счетного триггера и с тактовым входом регистра сдвига, информационный вход и вход установки в О которого соединены соответственно с выходом счетного триггера и с входом начальной установки устройства , выход готовности которого соединен с выходом схемы сравнени , вход логической единицы устройства соединен с входом младшего разр да второго входа схемы сравнени и вл етс выходом младшего разр да выхода результата устройства, выходы разр дов регистра сдвига соединены соответственно с входами старших разр дов второго входа схемы сравнени и вл ютс выходами старших нечетных разр дов выхода результата устройства, выходы четных разр дов выхода результата которого соединены с входом логического нул устройства.