SU1531215A1 - Pulse counter in maximum fibonacci codes - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано дл  многоразр дного пересчета импульсов в максимальном коде Фибоначчи при значений P=1 с возможностью наращивани  разр дности. Цель изобретени  - расширение области применени . Счетчик содержит три триггера, элемент ИЛИ, два элемента И, тактовую шину. Дл  достижени  цели в него введены п ть элементов И-НЕ, два управл ющих выхода, вход сброса и выход переноса. 1 ил., 1 табл.The invention relates to a pulse technique and can be used for multi-digit pulse recalculation in a maximum Fibonacci code with P = 1 values with the possibility of increasing the size. The purpose of the invention is to expand the scope. The counter contains three triggers, an OR element, two AND elements, and a clock bus. To achieve the goal, five AND-NOT elements, two control outputs, a reset input and a transfer output are entered into it. 1 ill., 1 tab.

Description

Изобретение относитс  к импульс- .ной технике и может быть использовано дл  многоразр дного пересчета импульсов в максимальном коде Фибоначчи при с возможностью наращивани  разр дности.The invention relates to a pulse technique and can be used for multi-digit pulse recalculation in the maximum Fibonacci code with the possibility of increasing the size.

Цель изобретени  - расширение обрасти применени .The purpose of the invention is the expansion of the application.

На чертеже представлена функциональна  схема счетчика импульсов в максимальных кодах Фибоначчи дл  случа  .The drawing shows the functional diagram of the pulse counter in the maximum Fibonacci codes for the case.

В таблице даны коды, описывающие работу счетчика.The table contains codes describing the operation of the counter.

Счетчик Ю1пульсов в максимальных кодах Фибоначчи содержит 1К-триггеры 1-3, элемент ИЛИ 4, элементы И 5 и 6, тактовую шину 7, элементы И- НЕ 8 - 12, первьА вход 13 управлени , второй вход 14 управлени , первый управл ющий выход 15, второй управ- л ющнА выход 16, вход 17 сброса, выход 18 переноса. Тактова  шина 7 соединена с тактовьми входами триг- геров 1 - 3 и с первьм входом второго элемента И 6. Входы сброса первого 1, второго 2 и третьего 3 триггеров объединены и подключены к входу 17 сброса счетчика, пр мой выход триггера 1 первого разр да соединен с первьм управл ющим выходом 15 счетчика , с первыми 1-входами триггеров 2 и 3 второго и третьего разр дов и с первьм входом первого элемента И 5, выход которого соединен с вторым входом второго элемента И 6, с первьм входом первого элемента И-НЕThe U1pulses counter in the maximum Fibonacci codes contains 1K-triggers 1-3, the element OR 4, the elements 5 and 6, the clock bus 7, the elements AND-NOT 8-12, the first control input 13, the second control input 14, the first control output 15, second control output 16, reset input 17, transfer output 18. Tact bus 7 is connected to clock inputs of triggers 1–3 and to the first input of the second element AND 6. The reset inputs of the first 1, second 2 and third 3 triggers are combined and connected to the counter 17 input of the counter, direct output of the first 1 trigger connected to the first control output 15 of the counter, to the first 1 inputs of flip-flops 2 and 3 of the second and third bits and to the first input of the first element 5, the output of which is connected to the second input of the second element 6, to the first input of the first element 11 NOT

8,с первым входом третьего элемента И-НЕ 10 и со вторьм входом элемента ИЛИ 4, инверсный выход триггера 1 первого разр да соединен с его 1-входом8, with the first input of the third element AND-NOT 10 and with the second input of the element OR 4, the inverse output of the first trigger 1 is connected to its 1-input

и вторым входом второго элемента И- НЕ 9, выход которого соединен с первым К-входом триггера 2 второго разр да , пр мой выход триггера 2 второго разр да соединен со вторым 1-входом триггера 3 третьего разр да, с первым входом второго элемента И-НЕand the second input of the second element is AND- HE 9, the output of which is connected to the first K-input of the second trigger 2, the direct output of the second trigger 2 is connected to the second 1-input of the third trigger third, -NOT

9,вторым входом первого элемента9, the second input of the first element

И 5 и с первым входом п того элеменgAnd 5 and with the first entry n of that element

::

елate

та И-НЕ 12, выход которого соединен с третьим К-входом триггера 1 первого разр да, инверсный выход триггера 2 второго разр да соединен со вторым управл ющим выходом 16 счетчика, с первьм входом четвертого элемента И-НЕ 11 и с первым входом элемента ИЛИ 4, выход которого соединен с первым К-входом триггера 3 третьего разр да , пр мой выход триггера 3 третьего разр да соединен с вторым входом четвертого элемента И-НЕ 11 и с третьим входом первого элемента И 5, инверсный выход триггера 3 третьего разр да соединен со вторым входом п того элемента И-НЕ 12, а первый 13 и второй 14 входы управлени  счетчика соединены соответственно с вторым и третьим входами первого элемента И-НЕ 8, выход которого соединен со вторым К-входом триггера 1 первого разр да, со вторьм входом третьего элемента И-НЕ 10 и с вторьи К- входом триггера 3 третьего разр да, а выходы третьего элемента И-НЕ 10, четвертого элемента И-НЕ 11 и второго элемента И 6 соединены соответственно со вторым К-входом триггера 2 второго разр да, с третьим К-входом триггера 3 третьего разр да и с выходом 18 переноса.That AND-NO 12, the output of which is connected to the third K-input of the first trigger 1, the inverse output of the second trigger 2 is connected to the second control output 16 of the counter, to the first input of the fourth element AND-HE 11 and to the first input of the element OR 4, the output of which is connected to the first K-input of trigger 3 of the third bit, the direct output of trigger 3 of the third bit is connected to the second input of the fourth element AND-NOT 11 and to the third input of the first element And 5, the inverse output of trigger 3 of the third bit yes connected to the second input of the fifth element NAND 12 , and the first 13 and second 14 control inputs of the counter are connected respectively to the second and third inputs of the first AND-NE element 8, the output of which is connected to the second K-input of the first trigger 1, to the second input of the third AND-NE element 10 and from the second To - the trigger input 3 of the third bit, and the outputs of the third element AND-NOT 10, the fourth element AND-NOT 11 and the second element And 6 are connected respectively to the second K-input of the second trigger 2, with the third K-input of the third trigger 3 discharge and with the release of 18 carry.

Счетчик импульсов в максимальных Р-кодах Фибоначчи функционирует следующим образом.The pulse counter in the maximum Fibonacci P-codes operates as follows.

Дл  увеличени  разр дности общей схемы р д модулей счетчика объедин ютс  следующим образом. Выход 18 переноса каждого модул  соедин етс  со счетным входом 7 последующего модул  , управл ющие выходы 15 и 16 соответственно с управл ющими входами 13 и t4 предыдущего модул , а входы 17 сброса объедин ютс ,To increase the size of the overall circuit, the series of counter modules are combined as follows. The transfer output 18 of each module is connected to the counting input 7 of the next module, the control outputs 15 and 16, respectively, with the control inputs 13 and t4 of the previous module, and the reset inputs 17 are combined,

В исходном состо нии 1К-триггера модули счетчика наход тс  в нулевых состо ни х. На входах 13 и 14 первого модул  присутствуют потенциалы соответственно нул  и логической единицы с управл ющих выходов 15 и 16 последующего модул . В этом случае триггер 1 первого модул  находитс  в режиме записи единицы, а триггеры 2 и 3 - в режиме записи нул .In the initial state of the 1K-flip-flop, the counter modules are in zero states. The inputs 13 and 14 of the first module contain the potentials, respectively, of zero and the logical unit from the control outputs 15 and 16 of the subsequent module. In this case, the trigger 1 of the first module is in the write mode of the unit, and the triggers 2 and 3 are in the write mode zero.

По приходу первого тактово1 О им- пульса счетчик, содержащий два модул , устанавливаетс  в состо ние 100 000,Upon the arrival of the first clock pulse, the counter, containing two modules, is set to 100,000,

5five

00

При поступлении второго тактового импульса уровень сигналов на I и К- входах триггера 1 первого модул  соответствует режиму записи нул , на I и К-входах триггера 2 - режиму переключени , а на I и К-входах триггера 3 - режиму записи нул , поэтому счетчик устанавливаетс  в состо ние 010000.When the second clock pulse arrives, the signal level at the I and K inputs of trigger 1 of the first module corresponds to the zero recording mode, at the I and K inputs of trigger 2 to the switching mode, and on the I and K inputs of trigger 3 to the zero recording mode, therefore the counter set to state 010000.

Перед поступлением третьего тактового импульса триггер 1 первого модул  находитс  в режиме записи единицы , триггеры 2 и 3 - в режиме хранени  и третий тактовый импульс устанавливает счетчик в состо ние 110000.Before the arrival of the third clock pulse, trigger 1 of the first module is in the write mode of the unit, triggers 2 and 3 are in the storage mode, and the third clock pulse sets the counter to the state of 110,000.

Перед поступлением четвертого тактового импульса триггер 1 первого модул  находитс  в режиме хранени , триггер 2 - в режиме переключени , триггер 3 - в режиме записи единицы и четвертый тактовый импульс устанав- вивает счетчик в состо ние 101000.Before the arrival of the fourth clock pulse, trigger 1 of the first module is in the storage mode, trigger 2 in the switching mode, trigger 3 in the unit recording mode, and the fourth clock pulse sets the counter to state 101000.

Перед поступлением п того такто- , вого импульса триггер 1 первого модул  находитс  в режиме записи нул , триггер 2 -в режиме записи единицы, триггер 3 - в режиме хранени  и п тый тактовый импульс устанавливает счетчик в состо ние 011000. Перед приходом шестого тактового импульса триггер 1 первого модул - находитс  в режиме записи единицы, триггеры 2 и 3 - в режиме хранени  и щестой тактовый импульс устанавли- 5 вает счетчик в состо ние 111000.Before the fifth clock pulse arrives, the trigger 1 of the first module is in write mode zero, trigger 2 is in unit write mode, trigger 3 is in storage mode, and the fifth clock pulse sets the counter to state 011000. Before the sixth clock pulse arrives the trigger 1 of the first module is in the unit write mode, the triggers 2 and 3 are in the storage mode and the clock pulse sets the counter to the state 111000.

Перед приходом седьмого тактового импульса триггеры 1 - 3 первого модул  наход тс  соответственно в режимах записи нул , записи единицы и в режиме переключени . На выходе элемента И 5 присутствует потенциал логической единицы, который разрешает прохождение восьмого тактового импульса через элемент И 6 и выход 18 переноса на счетный вход последующего модул . Счетчик устанавливаетс  в состо ние 010100.Prior to the arrival of the seventh clock pulse, the triggers 1–3 of the first module are respectively in the zero recording mode, the unit recording mode, and the switching mode. At the output of the element And 5 there is a potential of a logical unit that permits the passage of the eighth clock pulse through the element 6 and the output 18 of the transfer to the counting input of the subsequent module. The counter is set to state 010100.

На первом управл ющем входе 13 первого модул  устанавливаетс  по- тен1и1ал логической единицы, поступающий с первого управл ющего выхода 15 второго модул .The first control input 13 of the first module is set to the potential of the logical unit coming from the first control output 15 of the second module.

Таким образом, первый модуль счет- 5 чика до прихода двенадцатого тактового импульса работает в режиме, аналогичном режиму модул  со второго по шестой тактов работы.Thus, the first module of the counter before the arrival of the twelfth clock pulse operates in a mode similar to the mode of the module from the second to the sixth cycles of operation.

00

5five

00

В этом случае триггер 1 первого модул  находитс  в режиме хранени  триггер 2 - в режиме переключени , триггер 3 - в режиме записи единицы Двенадцатый тактовый импульс проходит через элементы И 6 и выход 18 переноса первого модуд  на счетньш вход 7 второго модул  и счетчик устанавливаетс  в состо ние 101010.In this case, the trigger 1 of the first module is in the storage mode, the trigger 2 is in the switching mode, the trigger 3 is in the recording mode of the unit. The twelfth clock pulse passes through the elements of AND 6 and the transfer output 18 of the first module to the count input 7 of the second module and the counter is set to tion 101010.

На управл ющих входах 13 и 14 первого модул  устанавливаютс  потенциалы логического нул , поступающие с управл ющих выходов 15 и 16 врого модул .The control inputs 13 and 14 of the first module are set to the potentials of a logical zero, coming from the control outputs 15 and 16 of the new module.

Таким образом, первый модуль в тактах с тринадцатого по п тнадцатый работает в режиме, аналогичном режиму модул  в тактах с п того по седьмой,Thus, the first module in cycles from the thirteenth to the fifteenth operates in a mode similar to the mode of the module in cycles from the fifth to the seventh,

В тактах с шестнадцатого по двадцатый работа первого модул  аналогична режиму его работы в тактах с третьего по седьмой.In the cycles from the sixteenth to the twentieth, the work of the first module is similar to the mode of its operation in the cycles from the third to the seventh.

В тактах с двадцать первого по двадцать п тый работа первого модул  аналогична режиму его работы в тактах с восьмого по двенадцатый.In the cycles from the twenty-first to the twenty-fifth, the work of the first module is similar to the mode of its operation in the cycles from the eighth to the twelfth.

В тактах с двадцать шестого по двадцать восьмой работа первого модул  аналогична режиму его работы в тактах с п того по седьмой.In the cycles from the twenty-sixth to the twenty-eighth, the operation of the first module is similar to the mode of its operation in the cycles from the fifth to the seventh.

В тактах с двадцать дев того по тридцать третий работа первого модул  аналогична режиму его работы в тактах с седьмого по двенадцатый .In the cycles from the twenty-ninth to the thirty-third, the work of the first module is similar to the mode of its operation in the cycles from the seventh to the twelfth.

Б тридцать третьем такте тактовый импульс проходит через элемент И 6 второго модул  и через выход 18 переноса поступает на счетный вход последующего модул  и счетчик устанавливаетс  в состо ние 101,010,1 и т.д.In the thirty-third clock cycle, a clock pulse passes through the AND 6 element of the second module and through the transfer output 18 enters the counting input of the subsequent module and the counter is set to the state 101,010.1, etc.

Таким образом, режим функционировани  модул  определ етс  состо нием разр дных триггеров последующего модул , это дает возможность модульной организации счетчика, что приводит к унификации.Thus, the mode of operation of the module is determined by the state of the bit triggers of the subsequent module, this allows the modular organization of the counter, which leads to unification.

Claims (1)

Формула изобретениInvention Formula Счетчик импульсов в максимальных кодах Фибоначчи, содержащий первый, второй и третий триггеры, элемент ИЛИ, первый и второй элементы И, тактовую шину, соединенную с тактовыми входами триггеров и с первымThe pulse counter in the maximum Fibonacci codes containing the first, second and third triggers, the OR element, the first and second And elements, the clock bus connected to the clock inputs of the triggers and the first 00 5five 00 5five 00 5five 00 SS 00 5five входом второго элемента И, отличающийс  тем, что, с целью расширени  области применени , дополнительно содержит с первого по п тый элементы И-НЕ, первый и второй управл ющие входы, первый и второй управл ющие выходы, вход сброса и вьсход переноса, причем входы сброса первого, второго и третьего триггеров объединены и подключены к входу сброса счетчика, пр мой выход триггера первого разр да соединен с первьм управл ющим йы- ходом пересчетной схемы, с первьми 1-входами триггеров второго и третьего разр дов и с первым входом первого элемента И, выход которого соединен с вторым входом второго элемента И, с первым входом первого элемента и-НЕ, с первым входом третьего элемента И-НЕ и с вторым входом элемента ИЛИ, инверсный выход триггера первого разр да соединен с его 1-вхо- дом и с вторым входом второго элемента И-НЕ, выход которого соединен с первым К-входом триггера второго разр да, пр мой выход триггера второго разр да соединен с вторым I- входом триггера третьего разр да, с первым входом второго элемента И- НЕ, вторым входом первого элемента И и с первым входом п того элемента И-НЕ, выход которого соединен с третьим К-входом триггера первого разр да, инверсш-й выход триггера второго разр да соединен с вторьм управл ющим выходом счетчика, с первым входом четвертого элемента И- НЕ и с первым входом элемента ИЛИ, выход которого соединен с первым К- входом триггера третьего разр да, пр мой выход триггера третьего разр да соединен с вторым входом четвертого элемента И-НЕ и с третьим входом первого элемента И, инверсный выход триггера третьего разр да соединен с вторым входом п того элемента И-НЕ, а первый и второй управл ющие входы счетчика соединены соответственно с вторым и третьим входами первого элемента И-НЕ, выход которого соединен с вторым К-входом триггера первого разр да, с вторым входом третьего элемента И-НЕ и с вторьм К-входом триггера третьего разр да, а выходы третьего элемента И-НЕ, четвертого элемента И-НЕ и второго элемента И соединены с вторым К-входом триггера второго разр да, с третьим К-входом триггера третьегоthe input of the second element AND, characterized in that, in order to expand the field of application, it further comprises AND-NOT, the first and second control inputs, the first and second control outputs, the reset input and the transfer rate, first and fifth elements, and the inputs reset the first, second and third flip-flops combined and connected to the reset input of the counter, the first flip-flop trigger output is connected to the first control output of the scaling circuit, with the first 1-inputs of the second and third bit triggers a AND, the output of which is connected to the second input of the second element AND, to the first input of the first element and -NE, to the first input of the third AND-NOT element and to the second input of the OR element, the inverse output of the first discharge trigger is connected to its 1-input the home and the second input of the second NAND element, the output of which is connected to the first K input of the second discharge trigger, the direct output of the second discharge trigger is connected to the second I input of the third discharge trigger, to the first input of the second NO entry , the second input of the first element And with the first input of the p element That NAND, the output of which is connected to the third K input of the first trigger, the inverse output of the second discharge trigger is connected to the second control output of the counter, to the first input of the fourth element NAND and to the first input of the element OR, output which is connected to the first K input of the third bit trigger, the direct output of the third bit trigger is connected to the second input of the fourth NAND element and to the third input of the first And element, the inverse output of the third bit trigger is connected to the second input of the fifth AND element -NO, and the first and second The control inputs of the counter are connected respectively to the second and third inputs of the first NAND element, the output of which is connected to the second K input of the first trigger, to the second input of the third AND device, and to the second K input of the third trigger, and the outputs of the third NAND element, the fourth NAND element, and the second AND element are connected to the second K-input of the second trigger, with the third K-input of the third trigger разр да и с выходом переноса соответственно .discharge and transfer output, respectively. f r-ua 2f r-ua 2 rr