SU1338059A1 - Pulse counter - Google Patents
Pulse counter Download PDFInfo
- Publication number
- SU1338059A1 SU1338059A1 SU853838134A SU3838134A SU1338059A1 SU 1338059 A1 SU1338059 A1 SU 1338059A1 SU 853838134 A SU853838134 A SU 853838134A SU 3838134 A SU3838134 A SU 3838134A SU 1338059 A1 SU1338059 A1 SU 1338059A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flop
- bits
- output
- flops
- Prior art date
Links
Landscapes
- Measurement Of Unknown Time Intervals (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении счетчиков с произвольным модулем счета . Цель изобретени - увеличение модул счета - достигаетс за счет введени в счетчик импульсов переключател 6, элемента И-НЕ 7 и одновиб- ратора 8. Устройство также содержит N разр дов, .каждый i-й из которых содержит Т-триггер l.i и D-триггер 2.1, входную шину 3, пр ъые выходы 4.1 Т-триггеров и 5.1 D-триггеров всех разр дов. Задержка установки кода на выходной шине не превьппает времени срабатывани одного D-триг- гера и не зависит от числа разр дов счетчика. Работа счетчика по сн етс временной диаграммой, приведенной fe описании изобретени . 2 ил. (Л СО СО оо о ел со фи&,1The invention relates to automation and computing and can be used in the construction of counters with an arbitrary counting module. The purpose of the invention, an increase in the counting module, is achieved by introducing the pulse counter of switch 6, element NE-NE 7 and one-shot 8 into the pulse counter. The device also contains N bits, each i-th of which contains the T flip-flop li and D- trigger 2.1, input bus 3, forward outputs 4.1 T-flip-flops and 5.1 D-flip-flops of all bits. The delay in setting the code on the output bus does not exceed the response time of one D-flip-flop and does not depend on the number of digits of the counter. The operation of the counter is explained in the time diagram given by the fe description of the invention. 2 Il. (L CO SO oo ate with phi & 1
Description
10ten
1515
2020
Изобретение относитс к автомати- е и вычислительной технике и может ыть использовано при построении четчиков с произвольным модулем счеа .The invention relates to automation and computing and can be used in the construction of rosters with an arbitrary module of the network.
Цель изобретени - увеличение моул счета.The purpose of the invention is to increase the mo account.
На фиг,1 изображена функциональна структурна схема счетчика импуьсов; на фиг.2 - временные диаграммы его работы.FIG. 1 shows a functional block diagram of an impulse counter; figure 2 - timing charts of his work.
Счетчик импульсов содержит N разр дов , каждый i-й из которых содержит Т-триггер 1,1 и D-триггер 2.1, причем вход Т-триггера 1.1 первого разр да и тактовые входы D-триггеров всех N разр дов соединены с входной шиной 3. выход Т-триггера l.i каждого i-ro разр да соединен с D-входом D-триггера 2.1 данного разр да . Пр мые выходы 4,1 Т-триггеров 1.1 и 5.1 D-триггеров 2,1 всех разр дов соединены с соответствуюпими разр дами выходной шины. Пр мые выходы D-триггера 2.N и Т-триггера 1.N N-ro разр да соединен с первым и вторым входами переключател 6 соответственно , выход которого соединен с первым входом элемента И-НЕ 7, выход которого через одновибратор 8 соединен с входами установки всех триггеров, а второй вход - с шиной 9 установки.The pulse counter contains N bits, each i-th of which contains a T-flip-flop 1.1 and a D-flip-flop 2.1, and the T-flip-flop 1.1 of the first bit and the clock inputs of the D-flip-flops of all N bits are connected to the input bus 3 The output of the T-flip-flop of each i-ro bit is connected to the D-input of the D-flip-flop 2.1 of the given bit. The direct outputs 4.1 of the T-flip-flops 1.1 and 5.1 of the D-flip-flops 2.1 of all bits are connected to the corresponding bits of the output bus. The direct outputs of the D-flip-flop 2.N and T-flip-flop 1.N N-ro bits are connected to the first and second inputs of the switch 6, respectively, the output of which is connected to the first input of the AND-NE element 7, the output of which through the one-shot 8 is connected to the installation inputs of all triggers, and the second input - with the installation bus 9.
Устройство работает следуюп1км образом ,The device works in the following way,
В исходном состо нии триггеры счетчика обнулены. По фронту первого тактового импульса (фиг. 2а) срабатывает Т-триггер 1,1, который по фронту второго тактового импульса сбрасы- 40 ваетс в состо ние логического нул (фиг. 26), в D-триггере 2.1 по фронту второго тактового импульса происходит запись логической единицыIn the initial state, the counter triggers reset to zero. On the front of the first clock pulse (Fig. 2a), the T-trigger 1.1 triggers, which is reset to the logical zero state on the front of the second clock pulse (Fig. 26), in the D-trigger 2.1 on the front of the second clock pulse occurs write logical unit
2525
30thirty
3535
(фиг. 2в), Следующие тактовые импуль- 45 элемента И-НЕ, первый вход которого(Fig. 2c). The next clock pulse is 45 NAND elements, the first input of which
сы вызывают срабатывание D- и Т-триггеров очередных разр дов, как пока зано на фиг.2, где временные диаграммы представлены дл случа ,These trigger the D- and T-flip-flops of the next bits, as shown in FIG. 2, where the timing diagrams are presented for the case
По срезу импульса (фиг. 2ж) на выходе 5 в положении переключател 6, показанном на фиг.I, элемент И-НЕ 7 формирует фронт импульса, запускающий одновибратор 8, который формируетCutoff pulse (Fig. 2g) at the output 5 in the position of the switch 6, shown in Fig. I, the element AND NOT 7 forms the front of the pulse that triggers the one-shot 8, which forms
10ten
1515
380592380592
короткий импульс (фиг. 2з), сбрасывающий триггеры всех разр дов счетчика . При поступлении следующего цикла (дл N 3 12-го) счетного импульса на пшну 3 цикл счета возобновл етс .a short pulse (Fig. 2h), resetting triggers of all bits of the counter. When the next cycle (for N 3 of the 12th) counting pulse arrives at pin 3, the counting cycle is resumed.
В другом положении переключател 6 (фиг. 2е) цикл счета завершаетс при поступлении 10-го импульса (при ).In the other position of the switch 6 (Fig. 2e), the counting cycle is completed when the 10th pulse arrives (at).
При разорванной цепи обратной св зи , содержащей переключатель 6, элемент И-НЕ 7 и одновибратор В, модуль счета счетчика равен 2 (В дл ). Введение обратной св зи позвол ет увеличить модуль счета до 11 или 10 при том или ином положении переключател 6,With a broken feedback circuit containing switch 6, element IS-HE 7 and one-shot B, the counter counting module is 2 (B dL). Introducing feedback allows you to increase the counting module to 11 or 10 with a particular position of the switch 6,
Задержка установки кода на выходной шине счетчика не превышает времени срабатывани одного D-Tpni-repa и не зависит от числа разр дов счетчика .The delay in installing the code on the output bus of the counter does not exceed the response time of one D-Tpni-repa and does not depend on the number of counter bits.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853838134A SU1338059A1 (en) | 1985-01-04 | 1985-01-04 | Pulse counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853838134A SU1338059A1 (en) | 1985-01-04 | 1985-01-04 | Pulse counter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1338059A1 true SU1338059A1 (en) | 1987-09-15 |
Family
ID=21156452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853838134A SU1338059A1 (en) | 1985-01-04 | 1985-01-04 | Pulse counter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1338059A1 (en) |
-
1985
- 1985-01-04 SU SU853838134A patent/SU1338059A1/en active
Non-Patent Citations (1)
Title |
---|
Букреев И.Н., Мансуров Б.М., Гор чев В.И. Микроэлектронные схемы цифровых устройств. М.: Сов. радио, 1975. с. 186. Авторское свидетельство СССР № 890943, кл. Н 03 К 23/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1338059A1 (en) | Pulse counter | |
SU1290517A1 (en) | Counting device | |
SU1275761A2 (en) | Pulse repetition frequency divider | |
SU1531215A1 (en) | Pulse counter in maximum fibonacci codes | |
CN114545801B (en) | Processor capable of directly starting output by external signal | |
SU653747A2 (en) | Binary counter | |
SU818022A1 (en) | Scale-of-1,5 repetition rate scaler | |
SU1522411A1 (en) | Binary-to-binary-decimal code converter | |
SU1262479A1 (en) | Adder-accumulator | |
KR200155054Y1 (en) | Counter circuit | |
SU1277087A1 (en) | Device for comparing numbers | |
KR100186320B1 (en) | Dual mode counter | |
SU1264165A1 (en) | Adder-accumulator | |
SU738177A1 (en) | Circular register counter | |
SU1418701A1 (en) | Counter-type adder | |
SU1076950A1 (en) | Shift register | |
SU1325452A1 (en) | Information input device | |
SU1720157A1 (en) | Maximal fibonacci code pulse counter | |
SU1291968A1 (en) | Adder-accumulator | |
SU1615703A1 (en) | Series one-digit binary adder | |
SU733111A1 (en) | Counter on ring register | |
SU1531086A1 (en) | Arithmetic-logic device | |
SU1172004A1 (en) | Controlled frequency divider | |
SU1273923A1 (en) | Generator of pulses with random duration | |
SU1109911A1 (en) | Pulse repetition frequency divider |